

MCP3914

3.3 V 8 チャンネル アナログ フロントエンド

特長:

- 8 つの同期サンプリング式 24 ビット分解能 ΔΣ 型 A/D コンバータ内蔵
- 各チャンネルで 94.5 dB の SINAD(信号とノイズ + 歪みの比)、-107 dBc の総高調波歪み (THD)(最大 35 次の高調波までを含む)、112 dBFS の SFDR
- ダイナミックレンジ10,000:1にわたり0.1% (typ.) の有効電力計測誤差を実現
- 先進のセキュリティ機能:
 - 全ての通信に 16 ビット巡回冗長検査 (CRC) チェックサムを適用したセキュアなデータ転送
 - レジスタマップのコンフィグレーションに対する 16ビットCRCチェックサムと割り込みアラート
 8ビットのセキュアキーによるレジスタマップの
 - 8ビットのセキュアキーによるレシスタマッフの ロック
- 2.7 ~ 3.6 V σ AV_DD, ${\rm DV_{DD}}$
- ・ 最大 125 ksps まで設定可能なデータレート:
 - 最大サンプリング周波数:4 MHz
- 最大マスタクロック周波数: 16 MHz
- ・最大オーバーサンプリング率:4096
- < 10 µA の超低消費電力シャットダウン モード
- ・ チャンネル間クロストーク:-122 dB
- ・ 低ドリフト (9 ppm/ ℃) の 1.2 V 内部参照電圧
- 差動参照電圧入カピン
- 各チャンネル別の高ゲイン プログラマブル ゲイン アンプ (PGA) (最大 32 V/V)
- 位相遅延補償(時間分解能:1µs)
- 専用データレディピンによる容易な同期
- 各チャンネル別の24ビットデジタルオフセット およびゲイン誤差補正
- 高速 20 MHz シリアル ペリフェラル インターフェ イス (SPI) (モード 0,0 および 1,1 と互換)
- 16/32 ビット専用モードを備えた、通信時間を最小 限にする連続読み書きモード
- 40 ピン UQFN パッケージで供給
- 拡張温度レンジ:-40 ~ +125 ℃

アプリケーション:

- 多相電気メータ
- 電気メータと電力計測
- 車載
- 携帯型計器
- 医療と電力監視
- 音響 / 音声認識

概要:

MCP3914 は 2.7 ~ 3.6 V の 8 チャンネル アナログ フ ロントエンド (AFE) です。8 つの同期サンプリング ΔΣ 型 A/D コンバータ (ADC)、8 つの PGA、位相遅延補償 ブロック、低ドリフト内部参照電圧、デジタル オフ セットおよびゲイン誤差校正レジスタ、20 MHz の SPI 互換高速シリアル インターフェイスを備えています。 MCP3914 の ADC はビット分解能 (16/24)、オーバー サンプリング比 (OSR) (32 ~ 4096)、ゲイン (1x ~ 32x)、チャンネル別のシャットダウンとリセット、ディ ザリング、自動ゼロ調整等が構成可能だという特長を 備えています。8 ビットコマンドにより通信は大幅に 簡素化されています。例えば、16/24/32 ビットのデー タ フォーマットによる各種の連続読み書きモードは 8/16/32 ビット MCU のダイレクト メモリアクセス (DMA) で利用でき、独立したデータレディピンは MCU の割り込み要求 (IRQ) 入力に直接接続できます。

MCP3914は、シリアルデータ出力と静的レジスタマッ プ設定の両方に CRC-16 チェックサムを適用する等、 通信と設定を保護する先進のセキュリティ機能を備え ています。意図せぬ書き込みコマンドを防止するため の、8 ビットのセキュアキーによるレジスタマップの ロック機能も備えています。

MCP3914 はシャント、変流器、ロゴスキーコイル、 ホール効果センサ等の各種電圧 / 電流センサに接続で きます。

パッケ	ージタイプ	
MCP39	914, 5x5 UQFN* ⊔⊢	
	CH1+ CH1- CH0- CH0+ AGND AVDD NC DGND DGND DGND	
	40 39 38 37 36 35 34 33 32 31	
CH2+	0 1	30 SDI
CH2-	12	29 SDO
CH3-	13	28 SCK
CH3+	I4 F — ¬	27 CS
NC	I5 EP I	26 OSC2
NC	41	25 OSC1/CLKI
CH4+	· ∟ 」 7	24 D _{GND}
CH4-	18	23 NC
CH5-	9	22 DR
CH5+	10	21 D _{GND}
	<u>11 12 13 14 15 16 17 18 19 20</u>	
	CH6+ CH6- CH7- CH7+ CH7+ CH7+ AGND AGND ACDD ACDD NDD	
* 露出-	サーマルパッド (EP) を含む (表 3-1	参照)

MCP3914

機能ブロック図



1.0 電気的特性

絶対最大定格 †

V _{DD}	
A _{GND} 基準のデジタル入出力	-0.3 ~ 4.0 V
A _{GND} 基準のアナログ入力	2 ~ +2 V
A _{GND} 基準の V _{REF} 入力	$-0.6 V \sim V_{DD} + 0.6 V$
保管温度	65 ~ +150 ℃
通電中の周囲温度	65 ∼ +125 °C
ピンのはんだ付け温度 (10 秒間)	+300 °C
アナログ入力の ESD (HBM、MM)	1.5 kV、300 V
その他のピンの ESD (HBM、MM)	

↑ Notice:「絶対最大定格」を超える条件は、デバイスに恒久的な損傷を生じる可能性があります。これはストレス定格です。本仕様書の動作表に示す条件外でのデバイス運用は想定していません。長期間にわたる最大定格条件での動作や保管は、デバイスの信頼性に影響する可能性があります。

1.1 電気的仕様

表 1-1: アナログ仕様

電気的仕様:特に明記しない限り、全てのパラメータには次の条件を適用します:AV_{DD} = DV_{DD} = 2.7 ~ 3.6 V、MCLK = 4 MHz、 PRE<1:0> = 00、OSR = 256、GAIN = 1、VREFEXT = 0、CLKEXT = 1、DITHER<1:0> = 11、BOOST<1:0> = 10、V_{CM} = 0 V、 T_A = -40 ~ +125 ℃、全チャンネル V_{IN} = -0.5 dBFS @ 50/60 Hz

特性	記号	Min	Тур	Max	単位	条件			
ADC 性能									
分解能 (ノー ミッシング コード)		24	-	-	ビット	OSR = 256 以上			
サンプリング周波数	f _S (DMCLK)	-	1	4	MHz	最大条件時 : BOOST<1:0> = 11			
出力データレート	f _D (DRCLK)	-	4	125	ksps	最大条件時: BOOST<1:0> = 11、 OSR = 32			
CHn+/- ピンの アナログ入力 絶対電圧 (n = 0 ~ 7)	CHn+/-	-1	-	+1	V	A _{GND} 基準で計測した全アナログ 入力チャンネル			
アナログ入力リーク 電流	I _{IN}	-	+/-1	-	nA	RESET<7:0> = 11111111、 MCLK 連続動作			
差動入力電圧レンジ	(CH _{n+} -CH _{n-})	-600/ ゲイン	-	+600/ ゲイン	mV	V _{REF} = 1.2 V 時、 V _{REF} に比例			
オフセット誤差	V _{OS}	-1	0.2	1	mV	Note 5			
オフセット誤差 ドリフト		-	0.5	-	μV/ °C				
ゲイン誤差	GE	-4	-	+4	%	Note 5			
ゲイン誤差ドリフト		-	1	-	0° /mag				

- **Note 1:** 動的性能は、以下の条件で規定されます:最大差動入力値の-0.5 dB下、V_{IN} = 1.2 V_{PP} = 424 mV_{RMS} @ 50/60 Hz、V_{REF} = 1.2 V 定義は**セクション 4.0 「用語と計算式」**を参照してください。このパラメータは特性評価のみの値で、完全に試験で確認した値ではありません。
 - 2: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 00000000、 RESET<7:0> = 00000000、VREFEXT = 0、CLKEXT = 0
 - **3:** これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 11111111、 VREFEXT = 1、CLKEXT = 1
 - **4:** 1 チャンネルに対する他の全チャンネルからのクロストークを計測します。これは、クロストーク性能を全チャンネル にわたって平均した値です。
 - (個々のチャンネルの性能は、図 2-32 を参照してください)
 - 5: 全ゲインに適用します。オフセットおよびゲイン誤差は PGA ゲイン設定で異なります。代表性能曲線を参照してくだ さい。
 - 6: このレンジ外の ADC 精度は指定されていません。入力レンジが ±2 V 以内であれば、連続的に印加してもデバイスは 損傷しません。
 - 7: ADC を適正に動作させて最善の精度を得るために、AMCLK の周波数は、表 5-2 で BOOST および PGA 設定値の関数 として定義した最大周波数以下に制限する必要があります。プリスケーラ (PRE<1:0>)の設定で AMCLK = MCLK/ プリ スケール値を表 5-2 に定義されたレンジ内に収める事ができる限り、MCLK を大きくできます。

<u>表 1-1: アナログ仕様(続き)</u>

電気的仕様:特に明記しない限り、全てのパラメータには次の条件を適用します:AV_{DD} = DV_{DD} = 2.7 ~ 3.6 V、MCLK = 4 MHz、 PRE<1:0> = 00、OSR = 256、GAIN = 1、VREFEXT = 0、CLKEXT = 1、DITHER<1:0> = 11、BOOST<1:0> = 10、V_{CM} = 0 V、 T_A = -40 ~ +125 ℃、全チャンネル V_{IN} = -0.5 dBFS @ 50/60 Hz

特性	記号	Min	Тур	Max	単位	条件
積分非直線性	INL	-	5	-	ppm	
計測誤差	ME	-	0.1	-	%	ダイナミック レンジ 10,000:1 で 計測 (600 mV _{Peak} ~ 60 µV _{Peak})、 AV _{DD} = DV _{DD} = 3 V、 計測点の平均時間:20 秒、 各チャンネルペア (CH0/1、 CH2/3、CH4/5、CH6/7)に対して 計測
差動入力	Z _{IN}	232	-	-	kΩ	G=1、1/AMCLK に比例
インビーダンス		142	-	-	kΩ	G=2、1/AMCLK に比例
		72	-	-	kΩ	G=4、1/AMCLK に比例
		38	-	-	kΩ	G=8、1/AMCLK に比例
		36	-	-	kΩ	G=16、1/AMCLK に比例
		33	-	-	kΩ	G=32、1/AMCLK に比例
SINAD(Note 1)	SINAD	92	94.5	-	dB	
全高調波歪み (Note 1)	THD	-	-107	-103	dBc	35 次高調波まで含む
S/N 比 (Note 1)	SNR	92	95	-	dB	
スプリアスフリー ダイナミック レンジ (Note 1)	SFDR	-	112	-	dBFS	
クロストーク (50、60 Hz)	CTALK	-	-122	-	dB	Note 4
AC 電源除去率	AC PSRR	-	-73	-	dB	AV _{DD} = DV _{DD} = 3 V + 0.6 V _{PP} 50/60 Hz、100/120 Hz
DC 電源除去率	DC PSRR	-	-73	-	dB	$AV_{DD} = DV_{DD} = 2.7 \sim 3.6 V$
DC コモンモード 除去率	DC CMRR	-	-100	-	dB	$V_{CM} = -1 \sim +1 V$

Note 1: 動的性能は、以下の条件で規定されます:最大差動入力値の-0.5 dB下、V_{IN}=1.2 V_{PP}=424 mV_{RMS}@50/60 Hz、V_{REF}=1.2 V 定義は**セクション 4.0「用語と計算式」**を参照してください。このパラメータは特性評価のみの値で、完全に試験で確 認した値ではありません。

2: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 00000000、 RESET<7:0> = 00000000、VREFEXT = 0、CLKEXT = 0

3: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 11111111、 VREFEXT = 1、CLKEXT = 1

4: 1 チャンネルに対する他の全チャンネルからのクロストークを計測します。これは、クロストーク性能を全チャンネルにわたって平均した値です。

(個々のチャンネルの性能は、図 2-32 を参照してください) 5: 全ゲインに適用します。オフセットおよびゲイン誤差は PGA ゲイン設定で異なります。代表性能曲線を参照してくだ さい。

6: このレンジ外の ADC 精度は指定されていません。入力レンジが ±2 V 以内であれば、連続的に印加してもデバイスは 損傷しません。

7: ADC を適正に動作させて最善の精度を得るために、AMCLK の周波数は、表 5-2 で BOOST および PGA 設定値の関数 として定義した最大周波数以下に制限する必要があります。プリスケーラ (PRE<1:0>)の設定で AMCLK = MCLK/ プリ スケール値を表 5-2 に定義されたレンジ内に収める事ができる限り、MCLK を大きくできます。

表 1-1: アナログ仕様 (続き)

電気的仕様 :特に明記しない限り、全てのパラメータには次の条件を適用します:AV _{DD} = DV _{DD} = 2.7 ~ 3.6 V、MCLK = 4 MHz、 PRE<1:0> = 00、OSR = 256、GAIN = 1、VREFEXT = 0、CLKEXT = 1、DITHER<1:0> = 11、BOOST<1:0> = 10、V _{CM} = 0 V、 T _A = -40 ~ +125 ℃、全チャンネル V _{IN} = -0.5 dBFS @ 50/60 Hz							
特性	記号	Min	Тур	Мах	単位	条件	
内部参照電圧							
許容誤差	V _{REF}	1.176	1.2	1.224	V	VREFEXT = 0、T _A = +25 °Cのみ	
温度係数	TCV _{REF}	-	9	-	ppm/ °C	T _A = -40 ~ +125 ℃、 VREFEXT = 0、 VREFCAL<7:0> = 0x50	
出カインピーダンス	ZOUTV _{REF}	-	0.6	-	kΩ	VREFEXT = 0	
内部参照電圧の動作 電流	$AI_{DD}V_{REF}$	-	54	-	μA	VREFEXT = 0、 SHUTDOWN<7:0> = 11111111	
参照電圧入力							
入力静電容量		-	-	10	pF		
差動入力電圧レンジ (V _{REF+} - V _{REF-})	V_{REF}	1.1	-	1.3	V	VREFEXT = 1	
REFIN+ ピンの 絶対電圧	V _{REF+}	V _{REF-} + 1.1	-	V _{REF-} + 1.3	V	VREFEXT = 1	
REFIN- ピンの 絶対電圧	V _{REF-}	-0.1	-	+0.1	V	VREFEXT = 0 の場合、REFIN- を A _{GND} に接続する必要があります。	
マスタクロック入力							
マスタクロック入力 の周波数レンジ	f _{MCLK}	-	-	20	MHz	CLKEXT = 1, (Note 7)	
水晶振動子の動作周 波数レンジ	f _{XTAL}	1	-	20	MHz	CLKEXT = 0、(Note 7)	
アナログ マスタ クロック	AMCLK	-	-	16	MHz	(Note 7)	
水晶振動子の動作電流	DIDDXTAL	-	80	-	μA	CLKEXT = 0	
電源							
動作電圧、アナログ	AV_{DD}	2.7	-	3.6	V		
動作電圧、デジタル	DV_DD	2.7	-	3.6	V		
動作電流、アナログ	I _{DD,A}	-	5.8	7.5	mA	BOOST<1:0> = 00	
(NOTE 2)		-	7.2	10	mA	BOOST<1:0> = 01	
		-	9.8	12.5	mA	BOOST<1:0> = 10	
		-	17.2	22	mA	BOOST<1:0> = 11	

Note 1: 動的性能は、以下の条件で規定されます:最大差動入力値の-0.5 dB下、V_{IN} = 1.2 V_{PP} = 424 mV_{RMS}@ 50/60 Hz、V_{REF} = 1.2 V 定義は**セクション 4.0「用語と計算式」**を参照してください。このパラメータは特性評価のみの値で、完全に試験で確 認した値ではありません。

2: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 00000000、 RESET<7:0> = 00000000、VREFEXT = 0、CLKEXT = 0

3: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 11111111、 VREFEXT = 1、CLKEXT = 1

4: 1 チャンネルに対する他の全チャンネルからのクロストークを計測します。これは、クロストーク性能を全チャンネル にわたって平均した値です。

(個々のチャンネルの性能は、図 2-32 を参照してください)

5: 全ゲインに適用します。オフセットおよびゲイン誤差は PGA ゲイン設定で異なります。代表性能曲線を参照してくだ さい。

6: このレンジ外の ADC 精度は指定されていません。入力レンジが ±2 V 以内であれば、連続的に印加してもデバイスは 損傷しません。

7: ADC を適正に動作させて最善の精度を得るために、AMCLK の周波数は、表 5-2 で BOOST および PGA 設定値の関数 として定義した最大周波数以下に制限する必要があります。プリスケーラ (PRE<1:0>)の設定で AMCLK = MCLK/ プリ スケール値を表 5-2 に定義されたレンジ内に収める事ができる限り、MCLK を大きくできます。

表 1-1: アナログ仕様 (続き)

電気的仕様:特に明記しない限り、全てのパラメータには次の条件を適用します:AV_{DD} = DV_{DD} = 2.7 ~ 3.6 V、MCLK = 4 MHz、 PRE<1:0> = 00、OSR = 256、GAIN = 1、VREFEXT = 0、CLKEXT = 1、DITHER<1:0> = 11、BOOST<1:0> = 10、V_{CM} = 0 V、 T_A = -40 ~ +125 °C、全チャンネル V_{IN} = -0.5 dBFS @ 50/60 Hz

特性	記号	Min	Тур	Мах	単位	条件
動作電流、デジタル	I _{DD,D}	-	0.65	1.1	mA	MCLK = 4 MHz 時、 MCLK に比例 (Note 2)
		-	2.8		mA	MCLK = 16 MHz 時、 MCLK に比例 (Note 2)
シャットダウン電流、 アナログ	I _{DDS,A}	-	0.01	2	μA	AV _{DD} ピンのみ (Note 3)
シャットダウン電流、 デジタル	I _{DDS,D}	-	0.01	7	μA	DV _{DD} ピンのみ (Note 3)
OSC2 ピンのプルダ ウン電流(外部クロッ クモードのみ)	I _{OSC2}	-	35	-	μA	CLKEXT = 1

Note 1: 動的性能は、以下の条件で規定されます:最大差動入力値の-0.5 dB下、V_{IN} = 1.2 V_{PP} = 424 mV_{RMS} @ 50/60 Hz、V_{REF} = 1.2 V 定義は**セクション 4.0「用語と計算式」**を参照してください。このパラメータは特性評価のみの値で、完全に試験で確 認した値ではありません。

2: これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 00000000、 RESET<7:0> = 00000000、VREFEXT = 0、CLKEXT = 0

- **3:** これらの動作電流には下記のコンフィグレーション ビット設定を適用します: SHUTDOWN<7:0> = 11111111、 VREFEXT = 1、CLKEXT = 1
- 4: 1 チャンネルに対する他の全チャンネルからのクロストークを計測します。これは、クロストーク性能を全チャンネル にわたって平均した値です。
 - (個々のチャンネルの性能は、図 2-32 を参照してください)
- 5: 全ゲインに適用します。オフセットおよびゲイン誤差は PGA ゲイン設定で異なります。代表性能曲線を参照してくだ さい。
- 6: このレンジ外の ADC 精度は指定されていません。入力レンジが ±2 V 以内であれば、連続的に印加してもデバイスは 損傷しません。
- 7: ADC を適正に動作させて最善の精度を得るために、AMCLK の周波数は、表 5-2 で BOOST および PGA 設定値の関数 として定義した最大周波数以下に制限する必要があります。プリスケーラ (PRE<1:0>)の設定で AMCLK = MCLK/ プリ スケール値を表 5-2 に定義されたレンジ内に収める事ができる限り、MCLK を大きくできます。

1.2 シリアル インターフェイスの特性

<u>表 1-2: シリアル DC 特性</u>

電気的仕様 : 特に明記しない限り、全てのパラメータには次の条件を適用します : DV_{DD} = 2.7 ~ 3.6 V、 T_A = -40 ~ +125℃、C_{LOAD} = 30 pF、全デジタル I/O に適用

特性	記号	Min	Тур	Max	単位	条件	
HIGH レベル入力電圧	V _{IH}	0.7 DV _{DD}	-	-	V	シュミットトリガ	
LOW レベル入力電圧	V _{IL}	-	-	$0.3 \mathrm{DV}_\mathrm{DD}$	V	シュミットトリガ	
入力リーク電流	ILI	-	-	±1	μA	$\overline{\text{CS}} = \text{DV}_{\text{DD}},$ $\text{V}_{\text{IN}} = \text{D}_{\text{GND}} \sim \text{DV}_{\text{DD}}$	
出カリーク電流	I _{LO}	-	-	±1	μA	てS = DV _{DD} 、 V _{OUT} = D _{GND} または DV _{DD}	
シュミットトリガ入力の ヒステリシス	V _{HYS}	-	500	-	mV	DV _{DD} = 3.3 V の場合のみ、 <mark>Note 2</mark>	
LOW レベル出力電圧	V _{OL}	-	-	$0.2 \text{DV}_{\text{DD}}$	V	I _{OL} = +1.7 mA	
HIGH レベル出力電圧	V _{OH}	0.8 DV _{DD}	-	-	V	I _{OH} = -1.7 mA	
内部静電容量 (全入出力)	C _{INT}	-	-	7	pF	T _A = +25 °C、SCK = 1.0 MHz、 DV _{DD} =3.3 V (Note 1)	

Note 1: このパラメータは定期的にサンプルされるだけで、全数検査は実施していません。 2: このパラメータは特性から求めた値であり、量産検査は実施していません。

٦

表 1-3: シリアル AC 特	表 1-3: シリアル AC 特性							
電気的仕様: 特に明記しない限り、全てのパラメータには次の条件を適用します:DV _{DD} = 2.7 ~ 3.6 V、 T = 40 ↔ ±425℃ ゲイン = 1 0 = = 20 ¤5								
T _A = -40 ~ +125 C、 クイン 特性	- T、C _{LOAE} 記号	5 = 30 pF Min	Тур	Max	単位	条件		
 シリアルクロック周波数	f _{SCK}	-	-	20	MHz			
 CS セットアップ時間	t _{CSS}	25	-	-	ns			
 CS ホールド時間	t _{CSH}	50	-	-	ns			
 CS 無効時間	t _{CSD}	50	-	-	ns			
データ セットアップ時間	t _{SU}	5	-	-	ns			
データホールド時間	t _{HD}	10	-	-	ns			
シリアルクロックHIGH時間	t _{HI}	20	-	-	ns			
シリアルクロック LOW 時間	t _{LO}	20	-	-	ns			
シリアルクロック遅延時間	t _{CLD}	50	-	-	ns			
シリアルクロック有効時間	t _{CLE}	50	-	-	ns			
SCK LOWから出力有効まで の時間	t _{DO}	-	-	25	ns			
出力ホールド時間	t _{HO}	0	-	-	ns	Note 1		
出力無効時間	t _{DIS}	-	-	25	ns	Note 1		
リセットパルス幅 (RESET)	t _{MCLR}	100	-	-	ns			
 DR (Data Ready) から データ転送までの時間	t _{DODR}		-	25	ns	Note 2		
モジュレータ モードに移行し てからモジュレータ データが 利用可能になるまでの時間	t _{MODSU}		-	100	ns			
データレディ パルス LOW 時間	t _{DRP}		1/(2 x DMCLK)	-	μs			

Note 1: このパラメータは定期的にサンプルされるだけで、全数検査は実施していません。 2: このパラメータは特性から求めた値であり、量産検査は実施していません。

表 1-4: 温度仕様

電気的仕様 : 特に明記しない限り、全てのパラメータには次の条件を適用します : AV _{DD} = 2.7 ~ 3.6 V、 DV _{DD} = 2.7 ~ 3.6 V						
パラメータ	記 号	Min	Тур	Max	単位	条件
動作温度レンジ	T _A	-40	-	+125	°C	Note 1
保管温度レンジ	T _A	-65	-	+150	°C	
熱抵抗、40 ピン 5x5 UQFN	θ_{JA}	-	41	-	°C /W	

Note 1: 内部の接合部温度 (T_J) は最大絶対定格温度 (+150 °C) を超えない事が必要です。















2.0 代表性能曲線

Note: 下図表は限られたサンプル数に基づく統計的な結果であり、情報の提供のみを目的とします。ここに記載する性能特性は検証されておらず、保証されません。下図表の一部には、仕様動作レンジ外で計測されたデータも含みます(例:仕様レンジ外の電源を使用)。従ってこれらのデータは保証範囲外です。

Note: 特に明記しない限り、次の条件を適用します: AV_{DD}=3V、DV_{DD}=3V、T_A=+25℃、MCLK=4 MHz、 プリスケール=1、OSR=256、ゲイン=1、ディザリング=最大、V_{IN}=-0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT=0、CLKEXT=1、BOOST<1:0>=10

















図 2-5: 1 点校正時の計測誤差



図 2-6: 2 点校正時の計測誤差

Note: 特に明記しない限り、次の条件を適用します: AV_{DD}=3V、DV_{DD}=3V、T_A=+25[°]C、MCLK=4 MHz、 プリスケール=1、OSR=256、ゲイン=1、ディザリング=最大、V_{IN}=-0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT=0、CLKEXT=1、BOOST<1:0>=10



図 2-7: THD の繰り返し性ヒストグラム



図 2-8: スプリアスフリー ダイナミック レンジの繰り返し性ヒストグラム





図 2-10: 出力ノイズのヒストグラム







図 2-12: OSR に対する SINAD

Note: 特に明記しない限り、次の条件を適用します: AV_{DD} = 3 V、DV_{DD} = 3 V、T_A = +25[°]C、MCLK = 4 MHz、 プリスケール = 1、OSR = 256、ゲイン = 1、ディザリング = 最大、V_{IN} = -0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT = 0、CLKEXT = 1、BOOST<1:0> = 10











図 2-15: MCLK に対する THD







図 2-17: MCLK に対する SNR



図 2-18: MCLK に対する SFDR

Note: 特に明記しない限り、次の条件を適用します: AV_{DD}=3V、DV_{DD}=3V、T_A=+25[°]C、MCLK=4 MHz、 プリスケール=1、OSR=256、ゲイン=1、ディザリング=最大、V_{IN}=-0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT=0、CLKEXT=1、BOOST<1:0>=10



図 2-19: ゲインに対する THD



図 2-20: ゲインに対する SINAD



図 2-21: ゲインに対する SNR













Note: 特に明記しない限り、次の条件を適用します: AV_{DD} = 3 V、DV_{DD} = 3 V、T_A = +25 °C、MCLK = 4 MHz、 プリスケール = 1、OSR = 256、ゲイン = 1、ディザリング = 最大、V_{IN} = -0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT = 0、CLKEXT = 1、BOOST<1:0> = 10











図 2-27: 入力周波数に対する SINAD







図 2-29: 温度に対する SINAD



図 2-30: 温度に対する SNR

MCP3914

Note: 特に明記しない限り、次の条件を適用します: AV_{DD} = 3 V、DV_{DD} = 3 V、T_A = +25 °C、MCLK = 4 MHz、 プリスケール = 1、OSR = 256、ゲイン = 1、ディザリング = 最大、V_{IN} = -0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT = 0、CLKEXT = 1、BOOST<1:0> = 10











図 2-34: 温度に対するチャンネル オフセット マッチング



図 2-35: 各ゲインでの温度に対するゲイン誤差





Note: 特に明記しない限り、次の条件を適用します: AV_{DD}=3V、DV_{DD}=3V、T_A=+25[°]C、MCLK=4 MHz、 プリスケール=1、OSR=256、ゲイン=1、ディザリング=最大、V_{IN}=-0.5 dBFS @ 60 Hz(全チャンネル)、 VREFEXT=0、CLKEXT=1、BOOST<1:0>=10



図 2-37: 電源電圧に対する内部参照電圧







図 2-40: 各 BOOST 設定での MCLK 周波数に 対する動作電流、V_{DD} = 3.3 V



図 2-41: 各 BOOST 設定での MCLK 周波数に 対する動作電流、V_{DD} = 2.7 V

NOTES:

3.0 ピンの説明

表 3-1 に、ピンの説明を示します。

表 3-1: 8 チャンネル MCP3914 ピン機能

MCP3914 UQFN	記号	機能
1	CH2+	チャンネル2の非反転アナログ入力ピン
2	CH2-	チャンネル2の反転アナログ入力ピン
3	CH3-	チャンネル3の反転アナログ入力ピン
4	CH3+	チャンネル3の非反転アナログ入力ピン
5	NC	未接続
6	NC	未接続
7	CH4+	チャンネル4の非反転アナログ入力ピン
8	CH4-	チャンネル4の反転アナログ入力ピン
9	CH5-	チャンネル5の反転アナログ入力ピン
10	CH5+	チャンネル5の非反転アナログ入力ピン
11	CH6+	チャンネル6の非反転アナログ入力ピン
12	CH6-	チャンネル6の反転アナログ入力ピン
13	CH7-	チャンネル7の反転アナログ入力ピン
14	CH7+	チャンネル7の非反転アナログ入力ピン
15	REFIN+/OUT	参照電圧非反転入力 / 内部参照電圧出力用のピン
16	REFIN-	参照電圧の反転入力ピン
17	A _{GND}	アナロググランド ピン、内部アナログ回路の戻り経路
18	AV _{DD}	アナログ電源ピン
19	NC	未接続
20	DV _{DD}	デジタル電源ピン
21	D _{GND}	デジタルグランド ピン、内部デジタル回路の戻り経路
22	DR	データレディ信号の出力ピン
23	NC	未接続
24	D _{GND}	デジタルグランド ピン、内部デジタル回路の戻り経路
25	OSC1/CLKI	水晶振動子の接続ピンまたは外部クロック入力ピン
26	OSC2	水晶振動子の接続ピン
27	CS	シリアル インターフェイスのチップセレクト ピン
28	SCK	シリアル インターフェイスのクロック入力ピン
29	SDO	シリアル インターフェイスのデータ出力ピン
30	SDI	シリアル インターフェイスのデータ入力ピン
31	RESET	マスタリセット論理入力ピン
32	D _{GND}	デジタルグランド ピン、内部デジタル回路の戻り経路
33	DV _{DD}	デジタル電源ピン
34	NC	未接続
35	AV _{DD}	アナログ電源ピン
36	A _{GND}	アナロググランド ピン、内部アナログ回路の戻り経路
37	CH0+	チャンネル0の非反転アナログ入力ピン
38	CH0-	チャンネル0の反転アナログ入力ピン
39	CH1-	チャンネル1の反転アナログ入力ピン
40	CH1+	チャンネル1の非反転アナログ入力ピン
41	EP	露出サーマルパッド、A _{GND} に接続するかフローティングにする必要あり

3.1 ADC 差動アナログ入力 (CHn+/CHn-)

CHn+/- ピン (n = 0 ~ 7) は、ΔΣ 型 ADC に入力する 8 本の差動アナログ電圧です。

これらのチャンネルの線形領域と仕様領域はPGAゲイン で異なります。この領域は±600 mV/ゲイン(V_{REF}=1.2 V) の差動電圧レンジに対応します。

A_{GND}を基準とする各 CHn+/- 入力ピンの最大絶対電圧 は、歪みなしの場合 ±1 V、電圧の連続印加後に破損し ない値は ±2 V です。この最大絶対電圧は V_{REF} 電圧に 比例しません。

3.2 参照電圧の非反転入力、内部参照電圧 の出力 (REFIN+/OUT)

このピンは、全ての ADC で使う差動参照電圧の非反転側入力または内部参照電圧の出力です。

VREFEXT=1 の場合、内部参照電圧を無効にして外 部参照電圧源を使えます。外部の差動参照電圧を使う 場合、その V_{REF+} をこのピンに接続します。外部のシ ングルエンド参照電圧を使う場合もこのピンに接続し ます。

VREFEXT = 0 の場合、内部参照電圧が有効になり、ス イッチを介してこのピンに接続されます。この参照電 圧は最小限の駆動能力しか持たないため、電圧源とし て使うには適切なバッファリングとバイパス コンデン サが必要です(ほとんどの場合、0.1 µF のセラミック コンデンサで十分です)。

参照電圧を内部 V_{REF} として使うだけであれば、 REFIN+/OUT ピンにバイパス コンデンサを追加しな くても ADC の精度を保てます。しかし、REFIN+/OUT ピンをフローティングのままにすると、ピンがアンテ ナを形成して EMI/EMC に敏感になるといった問題が 生じます。この問題は、0.1 μF 以上のセラミック コン デンサをピンに接続する事で防げます。

3.3 参照電圧の反転入力 (REFIN-)

このピンは、全ての ADC で使う差動参照電圧の反転 側入力です。外部の差動参照電圧を使う場合、その V_{REF-}をこのピンに接続します。外部のシングルエン ド参照電圧を使う場合、または内部参照電圧を使う場 合 (VREFEXT = 0、既定値)、このピンは A_{GND} へ直接 接続する必要があります。

3.4 アナログ電源 (AV_{DD})

AV_{DD} は MCP3914 内部のアナログ回路で使う電源電 圧です。複数のピン(ピン 18 および 35) に分配されて います。最適の性能を得るには、これらのピンをスター 型に接続し、適切なバイパス コンデンサ(通常 0.1 μ F セラミックと並列に 10 μ F)を接続します。仕様通りに 動作させるには、AV_{DD} を 2.7 ~ 3.6 V に維持する必要 があります。

デバイスの適切な機能を保証するには、これらのピン のどれか1本は適切に接続する必要があります。デバ イスの最適性能を確保するには、これらのピンの全て を適切に接続する必要があります。これらのピンのど れかをフローティングのままにすると、精度およびノ イズの仕様を保証できません。

3.5 アナロググランド (A_{GND})

A_{GND}は、MCP3914 内部のアナログ回路で使うグラン ド参照電圧です。複数のピン(ピン 17 および 36)に分 配されています。最適性能を得るには、これらのピン をスター型に接続し、それをD_{GND}と同じグランドノー ド電圧に、可能ならばこちらもスター型に接続する事 を推奨します。

デバイスの適切な機能を保証するには、これらのピン のどれか1本は適切に接続する必要があります。デバ イスの最適性能を確保するには、これらのピンの全て を適切に接続する必要があります。これらのピンのど れかをフローティングのままにすると、精度およびノ イズの仕様を保証できません。プリント基板にアナロ ググランドプレーンが存在する場合、これらのピンを そのプレーンに接続する事を推奨します。このプレー ンは、システム内の他のアナログ回路全てに対しても 基準電位とする必要があります。

3.6 デジタル電源 (DV_{DD})

DV_{DD} は MCP3914 内部のデジタル回路で使う電源電 圧です。複数のピン(ピン 20 および 33) に分配されて います。最適の性能を得るには、これらのピンをスター 型に接続し、適切なバイパス コンデンサ(通常 0.1 µF セラミックと並列に10 µF)を接続する事を推奨します。 仕様通りに動作させるには、DV_{DD} を 2.7 ~ 3.6 V に 維持する必要があります。

デバイスの適切な機能を保証するには、これらのピン のどれか1本は適切に接続する必要があります。デバ イスの最適性能を確保するには、これらのピンの全て を適切に接続する必要があります。これらのピンのど れかをフローティングのままにすると、精度およびノ イズの仕様を保証できません。

3.7 デジタルグランド (D_{GND})

D_{GND}は、MCP3914内部のデジタル回路で使うグラン ド参照電圧です。複数のピン(ピン21、24、32)に分 配されています。最適性能を得るには、これらのピン をスター型に接続し、それをA_{GND}と同じグランドノー ド電圧に、可能ならばこちらもスター型に接続します。

デバイスの適切な機能を保証するには、これらのピン のどれか1本は適切に接続する必要があります。デバ イスの最適性能を確保するには、これらのピンの全て を適切に接続する必要があります。これらのピンのど れかをフローティングのままにすると、精度およびノ イズの仕様を保証できません。プリント基板にデジタ ルグランドプレーンが存在する場合、これらのピンを そのプレーンに接続する事を推奨します。このプレー ンはシステム内の他のデジタル回路全てに対しても基 準電位とする必要があります。

3.8 データレディ出力 (DR)

データレディピンは、新しい変換結果の読み出しが可 <u>能かどう</u>かを示します。このピ<u>ンの既定</u>値状態は、 DR_HIZ=1の場合は論理HIGH、DR_HIZ=0(既定値) の場合はハイインピーダンスです。1回の変換が終了 するたびにデータレディピンで論理LOWパルスが発 生し、割り込みとして変換結果の読み出しが可能であ る事を示します。このパルス幅を持ちます。

データレディピンは、SPI インターフェイスとは独立 して、割り込み出力のように機能します。データレディ ピンの状態はラッチされず、パルス幅と周期は MCLK 周波数、オーバーサンプリング率、内部クロックのプ リスケール設定で決まります。データレディのパルス 幅は DMCLK の半周期に等しく、パルス周波数は DRCLK と同じです (図 1-3 参照)。



3.9 オシレータとマスタクロック入力ピン (OSC1/CLKI)

OSC1/CLKI と OSC2 はデバイスにマスタクロックを 提供します。CLKEXT = 0 の場合、正常な動作を確保 するために、水晶振動子またはこれに準じる正弦波ク ロック源をOSC1とOSC2ピンの間に接続する必要が あります。

クロック周波数の仕様代表値は4 MHz です。適切に動 作させ、ADC の精度を最適化するために、AMCLK は、 表 5-2 に BOOST および PGA の設定値の関係として 定義した最大周波数以下に制限する必要があります。 プリスケーラの設定 (PRE<1:0>) で AMCLK = MCLK/ プリスケール値を表 5-2 に定義されたレンジ内に収め る事ができる限り、MCLK を大きくできます。適正な 動作を得るには、これらのピンに適正な負荷容量を接 続する必要があります。



3.10 水晶振動子 (OSC2)

CLKEXT = 0 の場合(既定値)、正常な動作を確保する ために、水晶振動子またはこれに準じる正弦波クロッ ク源をOSC1とOSC2ピンの間に接続する必要があり ます。適正な動作を得るには、これらのピンに適正な 負荷容量を接続する必 óv があります。

CLKEXT=1の場合、このピンは常時D_{GND}に接続しておく必要があります(ピンをフローティングのままにすると、内部プルダウンがこの機能を果たします)。

3.11 チップセレクト (CS)

このピンは、シリアル通信を有効にするシリアル ペリ フェラルインターフェイス (SPI) のチップセレクトです。 このピンが論理 HIGH の間、通信はできません。シリ アル通信はチップセレクトの立ち下が<u>り</u>エッジで始ま り、立ち上がりエッジで終了します。CS が論理 LOW でも、RESET も論理LOW であれば通信はできません。

この入力はシュミットトリガです。

3.12 シリアルデータ クロック (SCK)

SPI通信に使うシリアルクロック ピンです。データは SCK の立ち上がりエッジでデバイスにクロック入力 されます。データは SCK の立ち下がりエッジでデバ イスからクロック出力されます。

MCP3914 の SPI インターフェイスは SPI 0,0 および 1,1 の両モードに互換です。SPI モードは、CS の HIGH 期間中に変更できます。

最大クロック周波数の仕様値は 20 MHz です。SCK と MCLKは互いに非同期の独立した2つのクロックです。 SCK は通信の実行時にのみ必要となるのに対し、 MCLK はデバイスがアナログ入力を変換している間、 常に必要です。

この入力はシュミットトリガです。

3.13 シリアルデータ出力 (SDO)

SPI データ出力ピンです。データは SCK の立ち下がり エッジでデバイスからクロック出力されます。

このピンは、コマンドバイト中にハイインピーダンス を維持します。書き込みコマンド通信の全期間、およ びCSピンが論理HIGHまたはRESETピンが論理LOW の場合にもハイインピーダンスを維持します。このピ ンは読み出しコマンドの処理中にのみアクティブにな ります。インターフェイスは半二重です(入力と出力 の同時発生なし)。

3.14 シリアルデータ入力 (SDI)

SPI データ入力ピンです。データは SCK の立ち上がり エッジでデバイスにクロック入力されます。CS が論 理 LOW の時、このピンを一連の 8 ビットコマンドに よる通信に使います。インターフェイスは半二重です (入力と出力の同時発生なし)。

各通信はチップセレクトの立ち下がりエッジで始ま り、その後に8ビットのコマンドワードが SDI ピンか ら入力されます。各コマンドは「読み出し」コマンド か「書き込み」<u>コマ</u>ンドのどちらかです。読み出しコ マンド後または CS が論理 HIGH の間、SDI のトグル は無視されます。

この入力はシュミットトリガです。

3.15 マスタリセット (RESET)

このピンはアクティブLOWです。このピンがアクティ ブになるとチップ全体がリセット状態に移行します。

RESET が論理 LOW の時、全てのレジスタは既定値に リセットされ、通信はできなくなります。また、デバ イス内部にクロックは供給されません。ただし、MCLK が供給されている場合、入力構造にはクロックが供給 されます (MCLK がアイドルの場合、クロックは一切 供給されません)。この状態はパワーオン リセット (POR) 状態と等価です。

ADC の既定値状態は ON であるため、RESET が論理 LOW の場合のアナログ消費電力は、RESET が論理 HIGH の場合と同じです。リセット状態では、デジタ ル消費電力だけが大幅に減少します。これは、この電 流消費が基本的に動的であり、クロックが動作してい ない時に大幅に減少するためです。

全てのアナログバイアスはリセット中も有効です。このため、RESET が論理 LOW の時に MCLK が印加されていれば、RESET の立ち上がりエッジ直後からデバイスは完全に動作可能です。MCLK を印加していないと、変換が不正確になる恐れのある期間がハードリセット後に生じます。この期間は入力構造の起動時間に対応しています。

この入力はシュミットトリガです。

3.16 露出サーマルパッド

適切に動作させるには、このピンを A_{GND} に接続する かフローティングのままにする必要があります。ノイ ズを最小限に抑え、最適の熱特性を得るには A_{GND} に 接続する事を推奨します。

4.0 用語と計算式

このセクションでは、本データシートで使う下記の用 語と計算式を定義します。次の用語の定義について説 明します。

- MCLK マスタクロック
- AMCLK アナログ マスタクロック
- DMCLK デジタル マスタクロック
- DRCLK データレート クロック
- OSR オーバーサンプリング率
- オフセット誤差
- ゲイン誤差
- 積分非直線性誤差
- S/N 比 (SNR)
- SINAD
- 全高調波歪み (THD)
- スプリアスフリー ダイナミック レンジ (SFDR)
- MCP3914 の ΔΣ 型アーキテクチャ
- アイドルトーン
- ディザリング
- ・クロストーク
- PSRR
- CMRR
- ADC リセットモード
- ハードリセット モード (RESET = 0)
- ADC シャットダウン モード
- ・ フル シャットダウン モード
- 計測誤差

4.1 MCLK - マスタクロック

これはデバイス内で最速のクロックです。マスタク ロックの周波数は、CLKEXT = 0の場合はOSC1/OSC2 入力に接続された水晶振動子の周波数、CLKEXT = 1 の場合は OSC1/CLKI に入力されるクロックの周波数 です。図 4-1 を参照してください。

4.2 AMCLK - アナログ マスタクロック

AMCLK はデバイスのアナログ部に供給されるクロッ ク周波数です。このクロックの周波数は、CONFIG0 PRE<1:0> レジスタビットによるプリスケール後の周 波数です (式 4-1 参照)。アナログ部は PGA と $\Delta\Sigma$ 型 モジュレータを含みます。

式 4-1:

AMCLK =	$\frac{MCLK}{PRESCALE}$	
---------	-------------------------	--

表 4-1: MCP3914のオーバーサンプリング率 の設定

設定		アナログ マスタクロック プリスケール				
PRE	<1:0>	V				
0	0	AMCLK = MCLK/1(既定值)				
0	1	AMCLK = MCLK/2				
1	0	AMCLK = MCLK/4				
1	1	AMCLK = MCLK/8				



図 4-1: クロック部の回路

4.3 DMCLK - デジタル マスタクロック

これは、デバイスのデジタル部に供給されるクロック です。MCLK をプリスケールし、さらに4分周したク ロック周波数です(式 4-2)。この周波数はサンプリン グ周波数でもあり、モジュレータ出力はこの周波数で 更新されます。このクロックの周期が、1 つのサンプ ルおよびモジュレータ出力に対応します。図 4-1 を参 照してください。

式 4-2:

 $DMCLK = \frac{AMCLK}{4} = \frac{MCLK}{4 \times PRESCALE}$

4.4 DRCLK - データレート クロック

これは出力データレートです。ADC はこのデータレー トで出力を更新します。データが更新されるたびに、 DR ピンでデータレディ パルスが生成されます。 このデータレートは OSR とプリスケーラで決まり、式 4-3 で求めます。

式 4-3:

DRCIK =	DMCLK	_ AMCLK _	MCLK
DRCLK	OSR	$\overline{4 \times OSR}$	$\overline{4 \times OSR \times PRESCALE}$

これは出力データレートであり、かつデシメーション フィルタはSINC(またはノッチ)フィルタであるため、 このデータレートの整数倍の周波数でフィルタ伝達関 数にノッチが発生します。 表 4-2 に、OSR とプリスケール値の各種の組み合わせ に対する AMCLK、DMCLK、DRCLK のレートを示し ます。

PRE<1:0>		0	OSR <2:0>		OSR <2:0>		OSR <2:0>		OSR <2:0>		OSR	AMCLK	DMCLK	DRCLK	DRCLK (ksps)	SINAD (dB) Note 1	SINAD Ø ENOB (bit) Note 1
1	1	1	1	1	4096	MCLK/8	MCLK/32	MCLK/131072	.035	102.5	16.7						
1	1	1	1	0	2048	MCLK/8	MCLK/32	MCLK/65536	.061	100	16.3						
1	1	1	0	1	1024	MCLK/8	MCLK/32	MCLK/32768	.122	97	15.8						
1	1	1	0	0	512	MCLK/8	MCLK/32	MCLK/16384	.244	96	15.6						
1	1	0	1	1	256	MCLK/8	MCLK/32	MCLK/8192	0.488	95	15.5						
1	1	0	1	0	128	MCLK/8	MCLK/32	MCLK/4096	0.976	91	14.8						
1	1	0	0	1	64	MCLK/8	MCLK/32	MCLK/2048	1.95	84	13.6						
1	1	0	0	0	32	MCLK/8	MCLK/32	MCLK/1024	3.9	70	11.3						
1	0	1	1	1	4096	MCLK/4	MCLK/16	MCLK/65536	.061	102.5	16.7						
1	0	1	1	0	2048	MCLK/4	MCLK/16	MCLK/32768	.122	100	16.3						
1	0	1	0	1	1024	MCLK/4	MCLK/16	MCLK/16384	.244	97	15.8						
1	0	1	0	0	512	MCLK/4	MCLK/16	MCLK/8192	.488	96	15.6						
1	0	0	1	1	256	MCLK/4	MCLK/16	MCLK/4096	0.976	95	15.5						
1	0	0	1	0	128	MCLK/4	MCLK/16	MCLK/2048	1.95	91	14.8						
1	0	0	0	1	64	MCLK/4	MCLK/16	MCLK/1024	3.9	84	13.6						
1	0	0	0	0	32	MCLK/4	MCLK/16	MCLK/512	7.8125	70	11.3						
0	1	1	1	1	4096	MCLK/2	MCLK/8	MCLK/32768	.122	102.5	16.7						
0	1	1	1	0	2048	MCLK/2	MCLK/8	MCLK/16384	.244	100	16.3						
0	1	1	0	1	1024	MCLK/2	MCLK/8	MCLK/8192	.488	97	15.8						
0	1	1	0	0	512	MCLK/2	MCLK/8	MCLK/4096	.976	96	15.6						
0	1	0	1	1	256	MCLK/2	MCLK/8	MCLK/2048	1.95	95	15.5						
0	1	0	1	0	128	MCLK/2	MCLK/8	MCLK/1024	3.9	91	14.8						
0	1	0	0	1	64	MCLK/2	MCLK/8	MCLK/512	7.8125	84	13.6						
0	1	0	0	0	32	MCLK/2	MCLK/8	MCLK/256	15.625	70	11.3						
0	0	1	1	1	4096	MCLK	MCLK/4	MCLK/16384	.244	102.5	16.7						
0	0	1	1	0	2048	MCLK	MCLK/4	MCLK/8192	.488	100	16.3						
0	0	1	0	1	1024	MCLK	MCLK/4	MCLK/4096	.976	97	15.8						
0	0	1	0	0	512	MCLK	MCLK/4	MCLK/2048	1.95	96	15.6						
0	0	0	1	1	256	MCLK	MCLK/4	MCLK/1024	3.9	95	15.5						
0	0	0	1	0	128	MCLK	MCLK/4	MCLK/512	7.8125	91	14.8						

Note 1: OSR = 32 および 64 の場合、ディザリングは OFF です。OSR = 128 以上の場合、ディザリングは最大です。SINAD 値はゲイン = 1 の場合の値です。

MCLK/4

MCLK/4

MCLK/256

MCLK/128

15.625

31.25

MCLK

MCLK

0

0

0

0

0

0

1

0

64

32

0

0

84

70

13.6

11.3

4.5 OSR - オーバーサンプリング率

オーバーサンプリング率とは、出力データレートに対する サンプリング周波数の倍率です (OSR= DMCLK/DRCLK)。 OSR<2:0>の既定値は256です。つまり、MCLK = 4 MHz、 プリスケール = 1、AMCLK = 4 MHz、 $f_S = 1$ MHz、 $f_D = 3.90625$ ksps に設定されます。表 4-3 に示す通り、 CONFIG0 レジスタの OSR<2:0> ビットを使い、オー バーサンプリング率 (OSR) を変更します。

表 4-3: MCP3914のオーバーサンプリング率 の設定

	OSR <2:0	>	オーバーサンプリング率 OSR
0	0	0	32
0	0	1	64
0	1	0	128
0	1	1	256(既定值)
1	0	0	512
1	0	1	1024
1	1	0	2048
1	1	1	4096

4.6 オフセット誤差

オフセット誤差は入力を短絡(V_{IN}=0V)した時にADC によって生じる誤差です。仕様値は PGA と ADC オフ セットの両方の影響を考慮しています。この誤差は PGA と OSR の設定によって変化します。オフセット はチャンネルごとに異なり、チップによっても異なり ます。オフセット仕様の単位は µV です。オフセット 誤差は、OFFCAL_CHn レジスタで 24 ビットの校正 ワードを使い、チャンネルごとに個別にデジタル補償 できます。

MCP3914 のオフセットの温度係数は低く抑えられて います。

4.7 ゲイン誤差

これは ADC の伝達関数の傾きによって生じる誤差です。この誤差は式 5-3 で定義される理想的な伝達関数に対する偏差(%)を表します。仕様値はPGAとADC ゲイン誤差の両方の影響を含みますが、V_{REF}の影響は含みません(計測には外部のV_{REF}を使うため)。

この誤差は PGA と OSR の設定によって変化します。 ゲイン誤差は、GAINCAL_CHn レジスタで 24 ビット の校正ワードを使い、チャンネルごとに個別にデジタ ル補償できます。

MCP3914 のゲイン誤差の温度係数は低く抑えられています。

4.8 積分非直線性誤差

積分非直線性誤差は、オフセット誤差とゲイン誤差を 取り除いた(端点を0とした)理想的伝達関数からADC の遷移点までの最大偏差を表します。

これは、オフセット誤差とゲイン誤差の校正後の、DC 入力信号に対する最大残留誤差です。

4.9 S/N比(SNR)

MCP3914の ADC では、所定周波数の正弦波信号を入 カした時の、出力における基本周波数信号電力(信号 の高調波成分は含まない)とノイズ電力の比を S/N 比 としています(式 4-4 参照)。計測単位は dB です。通 常、S/N 比の最大値だけを仕様に表記します。S/N 比 (SNR)には、主にデバイスの OSR と DITHER の設定 が影響します。

式 4-4: 信号 / ノイズ比

$$SNR(dB) = 10log\left(\frac{SignalPower}{NoisePower}\right)$$

4.10 SINAD

MCP3914 の仕様値の中で、ADC のアナログ性能指数の内最も重要な値が SINAD です。

SINAD は S/N 比に似ていますが、ノイズ電力の計算に 高調波電力を含める点が異なります(式 4-5 参照)。 SINADには、主にOSRとDITHERの設定が影響します。

<u>式 4-5: SINAD の計算式</u>

$$SINAD(dB) = 10log\left(\frac{Signal Power}{Noise + HarmonicsPower}\right)$$

SINADはSNRとTHDの計算値から下式に従って求める事もできます。式 4-6を参照してください。

式 4-6: SINAD、THD、SNR の関係

$$SINAD(dB) = 10\log\left[10^{\left(\frac{SNR}{10}\right)} + 10^{\left(\frac{-THD}{10}\right)}\right]$$

4.11 全高調波歪み (THD)

全高調波歪みは、正弦波入力から得られる出力信号の、 基本周波数成分に対する高調波成分の電力比であり、 式 4-7 で定義されます。

式 4-7:

$$THD(dB) = 10log\left(\frac{HarmonicsPower}{FundamentalPower}\right)$$

MCP3914 の仕様では、THD の計算に 35 次の高調波 まで含みます。一般的な THD の計測では、10 次の高 調波までしか考慮しないため、見かけ上優れた値が得 られます。THD は % で表す場合もあります。式 4-8 は、THD を % に変換します。

式 4-8:

$$THD(\%) = 100 \times 10^{\frac{THD(dB)}{20}}$$

THD の仕様は、主に DITHER の設定に影響されます。

4.12 スプリアスフリー ダイナミック レンジ (SFDR)

SFDR は、出力周波数スペクトル内の最大スプリアス 成分に対する基本周波数成分の電力比で表します(式 4-9 参照)。スプリアス周波数は基本周波数の高調波で なくても構いません(通常は高調波)。この SFDR 値 は、フルスケール信号を入力した時の ADC のダイナ ミック レンジを表します。SFDR の仕様値には、主に DITHER の設定が影響します。

式 4-9:

 $SFDR(dB) = 10log\left(\frac{FundamentalPower}{HighestSpurPower}\right)$

4.13 MCP3914のΔΣ型アーキテクチャ

MCP3914 はマルチビット アーキテクチャを備えた 8 つの $\Delta\Sigma$ 型 ADC を内蔵しています。 $\Delta\Sigma$ 型 ADC はモ ジュレータを内蔵したオーバーサンプリング コン バータであり、モジュレータ ループが積分した電荷量 をデジタル化します(図5-1参照)。量子化器(Quantizer) は、A/D 変換を実行するブロックです。通常は 1 ビッ トの量子化器(単純なコンパレータ)が使われ、これ は ADC の直線性性能を維持するのに有利に働きます (この場合、DAC 構造は本質的にリニアです)。

1 ビットの量子化器ではループにフィードバックされ る誤差が非常に大きくなる可能性があるのに対し、マ ルチビットの量子化器は、モジュレータ次数や OSR を変更する事なく量子化誤差を低減でき、結果として SNR 値を改善できます。 MCP3914 の各 ADC チャンネルの量子化器は、等間隔 のしきい値を持つ4 つのコンパレータと温度計コード を使ったフラッシュ ADC です。MCP3914 は本質的に リニアな独自の 5 レベル DAC アーキテクチャを採用 し、これによって THD を改善しています。

4.14 アイドルトーン

ΔΣ型コンバータは積分型コンバータです。このコン バータにも量子化器が検出可能な最小量子化ステップ (最下位ビット、つまりLSb)があります。この量子化 ステップを下回る DC 入力電圧は小さすぎて検出され ないため、全てゼロとして出力されます。積分型デバ イスであるΔΣ型 ADC は、どれもアイドルトーンを示 します。すなわち、量子化ステップ電圧と入力電圧の 間の比率に応じて、出力の特定の周波数成分にスプリ アスが発生します。これらのスプリアスは、量子化ス テップ未満の入力が積分された結果生じます。このよ うな入力の積分時間が長くなるとやがて量子化ステッ プを超えます。これが ADC 出力に AC 周波数を発生さ せ、その結果は ADC の出力スペクトルに表れます。

これらのアイドルトーンは、量子化プロセスと、コン バータがリセットなしで常に積分し続けるという事実 に本来的につきまとう問題です。これらは変換プロセ スが持つ有限の分解能に起因する残留誤差です。これ らは信号に大きく依存し、減衰させるのは非常に困難 です。これらは、たとえ DC 入力であってもコンバー タの SFDR と THD を悪化させます。これらはコンバー タのベースバンドに集中する場合があるため、実際の 入力信号からフィルタ処理で除去するのは困難です。

電力計測アプリケーションでは、入力電力が皆無で あっても ADC の DC オフセットによっては、50 また は 60 Hz でも電力量が検出される場合があるため、ア イドルトーンは非常に厄介な問題です。アイドルトー ン現象を抑制するか減衰させるには、ADC にディザリ ングを適用する事が唯一の現実的な方法です。アイド ルトーンの振幅はモジュレータ次数、OSR、モジュ レータ内の量子化器のレベル数で決まります。モジュ レータ次数、OSR、量子化器のレベル数のいずれも値 が大きいほどアイドルトーンの振幅は減衰します。

4.15 ディザリング

ΔΣ型 ADC には必ず存在するアイドルトーンの抑制ま たは減衰のために、ADCにディザリングを適用します。 ディザリング処理は、ADC フィードバック ループに 誤差を追加して出力の「相関性を弱める」事でアイド ルトーンの挙動を「抑制」します。通常は、ΔΣ型 ADC のフィードバック ループに対して、乱数発生器または 擬似乱数発生器がアナログまたはデジタル誤差を追加 する事で、出力に調性挙動が生じないようにします。 この誤差はフィードバック ループでフィルタ処理さ れ、通常は平均値がゼロであるため、コンバータの静 的な伝達関数がディザリングの悪影響を受ける事はあ りません。ディザリング処理によってデバイスに追加 されたノイズがノイズフロアをわずかに増加させます が、調性挙動が減少するので結果として SFDR と THD は改善されます。ディザリング処理は、アイドルトー ンをベースバンドのホワイトノイズに埋没させる事 で、ダイナミック仕様 (SNR、SINAD、THD、SFDR) の信号依存性を低減します。MCP3914 は全ての ADC に独自のディザリング アルゴリズムを適用する事で、 アイドルトーンを除去して THD を改善します。これ は電力計測アプリケーションで重要です。

4.16 クロストーク

クロストークは、ある ADC チャンネルに対して、チッ プ内にある他の全ての ADC チャンネルが引き起こす 攪乱として定義されます。これはチップ内の各チャン ネル間の絶縁状態を表す指標です。

クロストークは、次の2段階の手順で計測します。

- 1 つの ADC 入力を他の ADC からの攪乱がない状態 (ADC の入力を短絡した状態)で計測します。
- 次に、他の全ての ADC に特定周波数の擾乱正弦 波信号を入力した状態で同じ ADC 入力を計測し ます。

クロストークの値は、上記2つの ADC 出力電力の差 を攪乱信号の電力で除算する事で求めます。クロス トーク値が小さい事は、チャンネル間の独立性と絶縁 性が高い事を意味します。

クロストーク値は、MCLK=4 MHz で、下記の既定値 条件の下に計測しています。

- ・ ゲイン=1
- ・ プリスケール = 1
- OSR = 256
- MCLK = 4 MHz

CH0 のクロストーク計測のステップ 1:

- CH0+ = CH0- = AGND
- CHn+ = CHn- = AGND
 n = 1 ~ 7

CH0 のクロストーク計測のステップ 2:

- CH0+ = CH0-= AGND
- CHn+ CHn- = 1.2 V_{P-P} @ 50/60 Hz(フルスケールの正弦波)、n = 1 ~ 7

チャンネル0のクロストーク値は以上の結果から、式 4-10の式で求めます。

式 4-10:

$$CTalk(dB) = 10log\left(\frac{\Delta CH0Power}{\Delta CHnPower}\right)$$

クロストークは、MCP3914 内のチャンネルの位置に 若干依存します。図 2-32 に、この依存性を示します。 内側(チャンネル0および7から遠い側)のチャンネ ルの方が、外側のチャンネルよりも大きなクロストー クを示します。内側の方が擾乱源により近いためです。 クロストークを最小化するには、外側のチャンネルが 適しています。

4.17 **PSRR**

PSRR は、電源電圧の変化に対する ADC 出力コード の変化の比率を示します。すなわち ADC 出力に対す る電源電圧の影響を表す指標です。

PSRR の仕様には、DC(電源に複数の異なる DC 電圧 を使用)とAC(電源に特定コモンモードで特定周波数 の正弦波を使用)の2つの値があります。AC の場合、 正弦波の振幅は電源電圧の変動です。これは、式 4-11 で定義します。

式 4-11:

$$PSRR(dB) = 20log\left(\frac{\Delta V_{OUT}}{\Delta A V_{DD}}\right)$$

V_{OUT}はADCの伝達関数に基づいて出力コードから換 算される等価入力電圧です。

MCP3914 の仕様値では、DC PSRR については AV_{DD} が 2.7 ~ 3.6 V で変化し、AC PSRR については中心電 圧 3.0 V、最大振幅 300 mV、周波数 50/60 Hz の正弦 波を使います。PSRR 値の仕様値は、AV_{DD} = DV_{DD}の 条件で計測しています。

4.18 CMRR

CMRRは、コモンモード入力電圧の変化に対する ADC 出力コードの変化の比率を示します。すなわち、コモ ンモード入力電圧が ADC 出力に影響する度合を表す 指標です。

CMRR の仕様には、DC(コモンモード入力電圧に複数 のDC 値を使用)とAC(コモンモード入力電圧に特定 コモンモードによる特定周波数の正弦波を使用)の2 つの値があります。AC の場合、正弦波の振幅は電源 電圧の変動です。これは、式 4-12 で定義します。

式 4-12:

 $CMRR(dB) = 20log\left(\frac{\Delta V_{OUT}}{\Delta V_{CM}}\right)$

V_{CM} = (CHn+ + CHn-)/2 はコモンモード入力電圧、 V_{OUT}はADC 伝達関数を使って出力コードから換算し た等価入力電圧です。

MCP3914 の仕様値は、VCM が -1 ~ +1 V で変化した 場合の値です。

4.19 ADC リセットモード

ADC リセットモードはソフトリセット モードとも呼ば れます。コンフィグレーション レジスタの RESET<7:0> ビットを HIGH に設定した場合のみ、このモードに移 行できます。このモードは、コンバータがアクティブ なまま、その出力が強制的に 0 にリセットされる状態 です。

対応するチャンネルのフラッシュ ADC 出力は、MOD レジスタの既定値 (0011) にリセットされます。

リセットモードが終了して SINC フィルタのセトリン グタイムが経過した後、ADC は即座に有効なコードを 出力できます。このモードの開始と終了は、どちらも コンフィグレーション レジスタで設定します。

各コンバータは、個別にソフトリセット モードに移行 できます。ソフトリセット モードはコンフィグレー ション レジスタの値を変更しません。リセットモード にある ADC チャンネルはデータレディ パルスを生成 しません。

ADC リセットモード終了後も、リセットモード開始前 の位相遅延はそのまま継続します。片方の ADC だけ をリセットした状態からその ADC のリセットモード を終了すると、その ADC は位相遅延レジスタ ブロッ クの設定に従って ADC チャンネル間の位相差を自動 的に再同期した状態でデータレディ パルスを生成し ます。

他の ADC が変換中に1つの ADC をリセットモードに しても、内部クロックはシャットダウンしません。リ セットモードが解除されると、リセット中も動作を続 けたクロックに自動的に再同期します。

全ての ADC がソフトリセット モードに移行すると、 消費電力を節約するために、デジタルコアへのクロッ クの供給が停止します。ADC のどれかが通常動作に戻 ると、クロックの供給は自動的に再開します。

しかし、8つのチャンネルが全てソフトリセット モー ドであっても、入力を適切にバイアスしてリーク電流 を止めるために MCLK を印加している場合、入力構造 はクロック動作を続けます。MCLK を供給しない場合、 大きな負の入力電圧(通常 A_{GND} 基準で -0.6 V 未満) に対して、大きなアナログ入力リーク電流が生じる可 能性があります。

4.20 ハードリセット モード (RESET = 0)

POR 時または RESET ピンが論理 LOW の時にのみ、 このモードを使えます。RESET ピンの論理 LOW 状態 は、デバイスをハードリセット モードに移行させます。 このモードでは、全ての内部レジスタをそれぞれの既 定値状態へリセットします。

アナログブロックの DC バイアスはアクティブな状態 を維持します (MCP3914 は変換動作可能状態を維持)。 ただし、このピンは ADC 内の全ての変換データをク リアします。全ての ADC のコンパレータ出力は、強 制的にリセット状態 (0011) に設定されます。SINC フィルタと、それらのダブル出力バッファは全てリ セットされます。ハードリセット モードに移行するパ ルスには最小LOW時間が規定されています(セクショ ン1.0「電気的特性」参照)。ハードリセット中は、デバイスとの通信は一切できません。デジタルインターフェイスはリセット状態に保持されます。

この状態で MCLK をデバイスに供給すれば、全チャン ネルの入力構造を適正にバイアスできます。MCLK を 供給しない場合、大きな負の入力信号に対して大きな アナログ入力リーク電流が生じる可能性があります。 また、ハードリセット状態の終了後に入力構造を適正 にバイアスするまでに一定の起動時間が必要です。こ の遅延期間中の A/D 変換は不正確である可能性があり ます。

4.21 ADC シャットダウン モード

ADC シャットダウン モードとは、コンバータとそれ らのバイアスが OFF になり、リーク電流だけが消費さ れる状態です。SHUTDOWN<7:0> ビットの1つが「0」 にリセットされると、対応するチャンネルのアナログ バイアス、クロック、デジタル回路が有効になります。 対応するチャンネルの ADC は、SINC フィルタのセト リングタイムが終了した後に、データレディを生成し ます。しかし、変換の初期ではアナログバイアスが完 全には安定していないため、最初の約1ms 間のサン プリングは不正確になる可能性があります(その期間 はワーストケース条件でのバイアスのセトリングタイ ムに応じて決まります)。精度を確保するために、 (1ms+SINCフィルタのセトリングタイム)の遅延期間 中は、データレディパルスを無視する必要があります。

各コンバータは個別にシャットダウン モードに移行 できます。シャットダウン モードはコンフィグレー ション レジスタの値を変更しません。シャットダウン モードは、CONFIG1 レジスタの SHUTDOWN<7:0> ビットを設定した場合のみ使えます。

ADC のシャットダウン中、出力データは全てゼロにク リアされます。ADC シャットダウン モードでは、ADC はデータレディ パルスを一切生成しません。

ADC シャットダウン モードを解除した時点では、 シャットダウン開始前に存在した位相遅延はそのまま 存在します。1 つの ADC だけをシャットダウンした状 態から、その ADC のシャットダウン モードを終了す ると、その ADC は位相遅延レジスタブロックの設定に 従って、他の ADC チャンネルに対する位相差を自動的 に再同期して、データレディ パルスを生成します。

他のADCの変換中に1つのADCをシャットダウンモードにしても内部クロックはシャットダウンしません。 シャットダウン中の ADC のシャットダウン モードを 解除すると、その ADC はリセット中も動作を続けた クロックに自動的に再同期します。

全ての ADC がシャットダウン モードに移行すると、 消費電力を節約するために、入力構造またはデジタル コアへのクロックの供給が停止します。このため、大 きな負の入力電圧(通常 A_{GND}基準で -0.6 V 未満)に 対して、大きなアナログ入力リーク電流が生じる可能 性があります。ADC のどれかが通常動作に復帰する と、クロックの供給は自動的に再開します。

4.22 フル シャットダウン モード

SHUTDOWN<7:0>=11111111、VREFEXT=CLKEXT=1 にすると消費電力が最も低くなります。このモードは フルシャットダウンモードと呼び、アナログ回路は全 て無効になります。このモードでは、AV_{DD}とDV_{DD}両 方のPOR 監視も無効になり、チップのどの部分にもク ロックは伝播しません。全ての ADC がシャットダウン モードに移行し、内部参照電圧が無効になります。こ のモードはレジスタマップの書き込み可能部分を既定 値にリセットしません。

入力構造へのクロック供給も停止します。このため、 大きな負の入力電圧(通常 A_{GND} 基準で -0.6 V 未満) に対して、大きなアナログ入力リーク電流が生じる可 能性があります。

SPI インターフェイスだけが動作を続けますが、この 回路は静的電力消費を一切生じません。SCK がアイド ル中である場合、トランジスタによるリーク電流だけ が消費電流となりますが、その量は電源あたり5µA未 満です。

このモードを使うとチップを完全にパワーダウンできるため、アナログ入力に変換すべきデータが存在しない場合の電力消費を防ぐ事ができます。このモードでSCK または MCLK エッジが発生すると、動的な消費 電力が発生します。

SHUTDOWN<7:0>、CLKEXT、VREFEXT ビットのい ずれかが「0」にリセットされると、2 つの POR 監視 ブロックが動作状態に復帰し、AV_{DD} 監視と DV_{DD} 監 視が実行可能になります。

4.23 計測誤差

電力計測アプリケーションでは一般的に計測誤差の仕 様を使います。この仕様は、特定の電力計で、そのダ イナミック レンジ全体にわたって計測される有効電 力量の線形性によって表します。

この計測の目標は、電圧の二乗平均平方根 (RMS) 値を 一定にして、電流の RMS 値をメータに規定されてい るダイナミック レンジにわたりスイープさせながら、 1 つの相の有効電力量を得る事です。計測誤差は電流 ダイナミック レンジ内における電力の非線形性誤差 です。この誤差はパーセント (%) で表します。式 4-13 に、計測誤差を求める計算式を示します。

式 4-13:

このデバイスでは、有効電力量をチップ外で計算してい ます。通常、例えば偶数チャンネルを電流チャンネル 奇数チャンネルを電圧チャンネルと見なし、マイクロ コントローラで後処理ステップとして計算します。有 効電力量の計測誤差のグラフを得るには、奇数チャン ネル(電圧)に 100 mV ピークのフルスケール正弦波 を供給し、ゲイン = 1、ディザリング = 最大に設定し ます。有効電力量の計測誤差のグラフを得るには、偶 数チャンネルに 600 mV ピークから 60 µV ピークまで 振幅が変化する、10000:1のダイナミック レンジに相 当する正弦波を供給します。電流と電圧の両チャンネ ルからオフセットを除去し、両方の値を掛け合わせる 事で瞬時電力を求めます。有効電力量は電流および電 圧チャンネルを掛け、この電力の計算結果を 20 秒間 にわたって平均する事で得られます。サンプリング周 波数はライン周波数の整数倍になるように選びます (コヒーレントサンプリング)。従って、この計算では 不適切な同期で生じる残留誤差は一切考慮されていま せん。

計測誤差は I_{RMS} の関数であり、OSR、平均化時間、 MCLK 周波数によって変化し、ノイズおよび線形性の 仕様に深く関係しています。計測誤差は、ADC の線形 性と THD で決まるのに対し、計測誤差の標準偏差は ADC のノイズ仕様で決まります。総合的に見て、THD の仕様値が小さければ、非常に広いダイナミック レン ジ(例:10,000:1)で計測誤差を低減できます。低ノイ ズかつ高 SNR の仕様は計測時間を短縮できます。従っ て、信頼性の高い計測誤差仕様を得るための校正時間 を短縮できます。

図 2-5 に、MCP3914 で取得したサンプルに基づく代 表計測誤差曲線を示します。計測には既定値設定を使 い、1 点校正と2 点校正を実施しています。これらの 校正については、セクション 7.0「応用回路に関する 基本的な推奨事項」で説明します。 NOTES:

5.0 デバイス概要

5.1 アナログ入力 (CHn+/-)

MCP3914 のアナログ入力は、電流変換器または電圧 変換器 (シャント、変流器、Rogowski コイル等)へ直 接接続できます。各入カピンは、A_{GND}を基準とする ±2 V の正負連続電圧を、恒久的な損傷の恐れなく印加 できる、専用の静電気放電 (ESD) 保護構造で守られて います。

全チャンネル共、ノイズ性能を改善する完全差動電圧 入力を備えています。ADC の仕様精度を確保するに は、動作中の各ピンの絶対電圧 (A_{GND} 基準)を±1 V レンジ内に維持する必要があります。コモンモード信 号は、前述の条件と差動入力電圧レンジの両方に適合 させる必要があります。最高性能を得るには、コモン モード信号を A_{GND} に保つ必要があります。

Note:	アナログ入力が長時間-0.6~-1Vの電位に 保持される場合、アナログ入力に大きな リーク電流が流れるのを防ぐために、デバ
	- AMICMOLKを供給する必要があります。 これは、たとえデバイスがハードリセット
	モードにある場合、または全 ADC がソフト
	リセットされている場合でも同様です。し かし、全 ADC がシャットダウン モードで
	あるか POR 状態である場合、クロックは
	回路内部に供給されません。これらの状態 では アナログ入力に大きなリーク電流が
	流れるのを防ぐために、アナログ入力電圧
	を -0.6 V (A _{GND} 基準) よりも高く保持する 事を推奨します。

5.2 プログラマブル ゲインアンプ (PGA)

各ΔΣ型 ADC のフロントエンドには8つのプログラマ ブル ゲインアンプ (PGA) があります。これらのアン プは2つの機能を持ちます。1つは入力のコモンモー ドを A_{GND} から A_{GND} ~ AV_{DD} の内部レベルに変換す る事、もう1つは入力差動信号を増幅する事です。コ モンモードの変換は、差動信号を変化させずにコモン モードの中心をシフトして、入力信号を適正に増幅で きるようにします。

PGA ブロックは微小信号の増幅に使用できますが、 ΔΣ型モジュレータの差動入力レンジを超えてはいけ ません。各チャンネルの PGA は互いに独立しており、 GAIN レジスタの PGA_CHn<2:0> ビットで制御します。 表 5-1 に、PGA のゲイン設定を示します。

表 5-1: PGA の設定

PGA	GAIN _CHn<	2:0>	ゲイン (V/V)	ゲイン (dB)	V _{IN} = (CHn+) – (CHn-) 差動入力レンジ (V)				
0	0	0	1	0	±0.6				
0	0	1	2	6	±0.3				
0	1	0	4	12	±0.15				
0	1	1	8	18	±0.075				
1	0	0	16	24	±0.0375				
1	0	1	32	30	±0.01875				

Note: 上表で定義されていない 2 つの設定では G = 1 です。この表の定義は、V_{REF} = 1.2 V の場合です。

5.3 ΔΣ型モジュレータ

5.3.1 アーキテクチャ

MCP3914 内の ADC は全て同一で、どれもマルチビッ ト5 レベル DAC アーキテクチャに基づく独自の 2 次 モジュレータを備えています(図 5-1 参照)。量子化器 は、等間隔のしきい値を持つ 4 つのコンパレータと温 度計コードを使ったフラッシュ ADC です。独自の 5 レベル アーキテクチャが、直線性や歪みを悪化させる 事なく、モジュレータ出力の量子化ノイズを最小限に 抑えます。サンプリング周波数は DMCLK で与えられ るため(通常、MCLK = 4 MHz の場合、1 MHz)、モ ジュレータは DMCLK のレートで更新されます。 図 5-1 に、MCP3914 の ΔΣ 型 ADC の概略ブロック図 を示します。



5.3.2 モジュレータの入力レンジと飽和点

仕様参照電圧 (1.2 V) における仕様差動入力レンジは ±600 mV です。入力レンジは V_{REF} に比例し、V_{REF} 電 圧に従ってスケーリングします。このレンジ内では、 モジュレータの振幅と周波数に対する安定性が保証さ れます。このレンジ外でもモジュレータは機能します が、安定性は保証されません。従ってレンジ内での使 用を推奨します。ADC の伝達関数には PGA の設定に 関わらず既定値として 1.5 のゲインが含まれているた め、モジュレータの飽和点は V_{REF}/1.5 です。(セク ション 5.5 「ADC 出力コーディング」参照)。

5.3.3 BOOST 設定

この ΔΣ 型モジュレータは、MCLK によって適用され るサンプリング速度に応じて、消費電力をさらに調整 するために、プログラマブルなバイアス回路を内蔵し ています。このバイアスは BOOST<1:0> ビットを使っ て設定し、全チャンネルに同時に印加されます。

アナログマスタクロックの最大速度 (AMCLK)、最大 サンプリング周波数 (DMCLK)、最大データレート (DRCLK) には、BOOST<1:0> と PGA_CHn<2:0> の設 定が大きく影響します。表 5-2 に、最適精度を維持でき る最大AMCLKを、BOOST<1:0> および PGA_CHn<2:0> 設定値の関数として示します。

条	件	V _{DD} = 3.0 T _A = -40 4) ~ 3.6 V, ~ +125 ℃	$V_{DD} = 2.7 \sim 3.6 V,$ $T_{A} = -40 \sim +125 °C$				
BOOST	ゲイン	最大 AMCLK 周波数 (MHz) (SINAD は最大値から -3 dB 以内)	最大 AMCLK 周波数 (MHz) (SINAD は最大値から -5 dB 以内)	最大 AMCLK 周波数 (MHz) (SINAD は最大値から -3 dB 以内)	最大 AMCLK 周波数 (MHz) (SINAD は最大値から -5 dB 以内)			
0.5x	1	4	4	4	4			
0.66x	1	6.4	7.3	6.4	7.3			
1x	1	11.4	11.4	10.6	10.6			
2x	1	16	16	16	16			
0.5x	2	4	4	4	4			
0.66x	2	6.4	7.3	6.4	7.3			
1x	2	11.4	11.4	10.6	10.6			
2x	2	16	16	13.3	14.5			
0.5x	4	2.9	2.9	2.9	2.9			
0.66x	4	6.4	6.4	6.4	6.4			
1x	4	10.7	10.7	9.4	10.7			
2x	4	16	16	16	16			
0.5x	8	2.9	4	2.9	4			
0.66x	8	7.3	8	6.4	7.3			
1x	8	11.4	12.3	8	8.9			
2x	8	16	16	10	11.4			
0.5x	16	2.9	2.9	2.9	2.9			
0.66x	16	6.4	7.3	6.4	7.3			
1x	16	11.4	11.4	9.4	10.6			
2x	16	13.3	16	8.9	11.4			
0.5x	32	2.9	2.9	2.9	2.9			
0.66x	32	7.3	7.3	7.3	7.3			
1x	32	10.6	12.3	9.4	10,6			
2x	32	13.3	16	10	11.4			

表 5-2: AMCLK の上限と BOOST 設定および PGA ゲインの関係

5.3.4 ディザリングの設定

全てのモジュレータに、コンフィグレーションレジス タのDITHER<1:0>ビットで有効化できるディザリング のアルゴリズムが組み込まれています。ディザリング 処理は THD と SFDR(高 OSR 設定の場合)を改善しま すが、ADC のノイズフロアをわずかに増加させます。 電力計測アプリケーションや歪みに敏感なアプリケー ションでは、良好な THD および SFDR 性能を確保す るために、ディザリング設定を最大にする事を推奨し ます。電力計測アプリケーションでは、THD と SFDR の仕様が非常に重要です。ADC 出力の平均化係数が大 きいため、SNR(ノイズフロア)の最適化は問題ありま せん。従って、OSR の設定が低くてもディザリング ア ルゴリズムはアプリケーション性能を向上させます。

5.4 SINC³ + SINC¹ $7 \tau \mu \varphi$

MCP3914 の全チャンネルに設けられたデシメーショ ンフィルタは、2 つの SINC フィルタをカスケード接 続したものです $(sinc^3+sinc^1)$ 。デシメーション比が OSR₃ の 3 次の SINC フィルタと、これに後続するデ シメーション比が OSR₁ の 1 次 SINC フィルタ (OSR₁ の値の移動平均)です。図 5-2 に、デシメーション フィ ルタのアーキテクチャを示します。



図 5-2: MCP3914 デシメーション フィルタのブロック図

式 5-1 は、フィルタの z ドメインの伝達関数を求める 式です。

式 5-1: SINC フィルタの伝達関数 N

$H_{z} = \frac{\left(1 - z^{-OSR_3}\right)^3}{\left(1 - z^{-OSR_1 \times OSR_3}\right)}$
$H(z) = \frac{1}{(OSR_3(1-z^{-1}))^3} \times \frac{1}{OSR_1} \times \frac{1}{(1-z^{-1})^3}$
$z = EXP((2\pi \cdot j \cdot f_{in})/(DMCLK))$

式 5-2 は、ADC のセトリングタイムを DMCLK 周期の 関数として計算する式です。

式 5-2:

Set t l i ngTi me (DMCLK per i ods)= $3 \times OSR_3 + (OSR_1 - 1) \times OSR_3$

SINC³ フィルタ後の SINC¹ フィルタは、高 OSR 設定 の場合(OSR > 512)にのみ有効になります。このSINC¹ フィルタを使うと、-3 dB 帯域幅にほとんど影響を与 えずに低コストで除去率を高める事ができます。デジ タルフィルタの分解能(2のべき乗またはビットで表さ れる出力可能なコードの数)は、OSR とデータフォー マットに関わらず最大 24 ビットです。分解能は、表 5-3に基づく CONFIGO レジスタの OSR<2:0>の設定だけ で決まります。OSR を選べば分解能は固定され、出力 コードは STATUSCOM レジスタの WIDTH_DATA<1:0> の設定で定義されるデータフォーマットに従います (セクション 5.5「ADC 出力コーディング」参照)。 このフィルタの伝達関数のゲインは、DMCLK (1 MHz、 typ.) の倍数の各周波数で1となります。従って、適切 なアンチエイリアス フィルタを入力に適用する必要 があります。このフィルタは DMCLK 近くの周波数成 分を減衰させ、コンバータのベースバンド全体で必要 な精度を確保します。このアンチエイリアス フィルタ には、十分に時定数が小さく、DMCLK の周波数で高 い除去率が得られる、シンプルな1次 RC ネットワー クを使う事ができます。

データの破損を防ぐために、不安定なデータは全て自動的に破棄されます。各データレディパルスは、デシ メーションフィルタの出力でデータが完全に安定し た時に生成されます。デシメーションフィルタのセト リングタイム(表 5-3 参照)が終了した後に、最初の データをフィルタの出力から読み出せます。最初の データを処理した後、同じADCチャンネルから出力さ れる2つのデータレディパルス間の遅延は、DRCLKの 1 周期分です。入力から出力へのデータストリームの 遅延時間は、フィルタのセトリングタイムと同じです (フィルタの群遅延)。

デシメーション フィルタの出力 (ADC の出力) で達成 可能な分解能、-3 dB 帯域幅、セトリングタイムは、各 SINC フィルタの OSR で決まります。表 5-3 にまとめ ます。

表 5-3: オーバーサンプリング率と SINC フィルタのセトリングタイム

0	DSR<2:	0>	OSR3	OSR1	総 OSR	分解能(ビット) (ノー ミッシングコード)	セトリングタイム	-3 dB 帯域幅		
0	0	0	32	1	32	17	96/DMCLK	0.26*DRCLK		
0	0	1	64	1	64	20	192/DMCLK	0.26*DRCLK		
0	1	0	128	1	128	23	384/DMCLK	0.26*DRCLK		
0	1	1	256	1	256	24	768/DMCLK	0.26*DRCLK		
1	0	0	512	1	512	24	1536/DMCLK	0.26*DRCLK		
1	0	1	512	2	1024	24	2048/DMCLK	0.37*DRCLK		
1	1	0	512	4	2048	24	3072/DMCLK	0.42*DRCLK		
1	1	1	512	8	4096	24	5120/DMCLK	0.43*DRCLK		



図 5-3: SINC フィルタの周波数応答、 OSR = 256、MCLK = 4 MHz、 PRE<1:0> = 00



図 5-4: SINC フィルタの周波数応答、 OSR = 4096(ピンク)、 OSR = 512(青)、MCLK = 4 MHz、 PRE<1:0> = 00

5.5 ADC 出力コーディング

 次モジュレータ、SINC³+SINC¹ フィルタ、PGA、 V_{REF}、アナログ入力構造の全てが連動して、デバイスのA/D 変換の伝達関数が決まります (式 5-3 参照)。

各チャンネルのデータは 24 ビット (23 ビット + 符号) で計算され、最上位ビット (MSb) を先頭とした 2 の補 数フォーマットでコーディングされます。次に、出力 フォーマットは STATUSCOM レジスタの

WIDTH_DATA<1:0> 設定で変更でき、16/24/32 ビット フォーマットと互換性を持たせる事ができます(セク ション 8.6「STATUSCOM レジスタ - ステータスおよ び通信レジスタ」参照)。

正側の飽和 (CHn+ - CHn- > V_{REF}/1.5) では、24 ビット モードの場合、出力が 7FFFFF にロックされます。負 側の飽和 (CHn+ - CHn- < -V_{REF}/1.5) では、24 ビット モードの場合、出力が 800000 にロックされます。

式 5-3 は DC 入力に対してのみ適用可能です。AC 入 カに対しては、この伝達関数に SINC³+SINC¹ フィル タの伝達関数を掛ける必要があります (式 5-1 および 式 5-3 参照)。

式 5-3:

$$DATA_CHn = \left(\frac{(CH_{n+} - CH_{n-})}{V_{REF+} - V_{REF-}}\right) \times 8,388,608 \times G \times 1.5$$

24 ビットモードの場合: WIDTH_Data<1:0> = 01(Default)

既定値の24ビットデータフォーマット以外の場合、式 5-3には、適用するフォーマット(WIDTH_DATA<1:0> で定義)に応じたスケール係数を掛ける必要があり ます。図 5-5に、データフォーマットと対応するス ケール係数を示します。



図 5-5: 出力データ フォーマット

ADC 分解能は OSR で決まります(セクション 5.4 「SINC3 + SINC1 フィルタ」)。分解能は全チャンネル で同じです。分解能に関係なく、ADC 出力データは常 に 24 ビットワードで計算されます。OSR が低いため に 24 ビットの分解能を生成できない場合、末尾にゼ ロを追加します(左寄せ)。

表 5-4: OSR = 256 以上の出力コード例

ADC 出力コード (MSb 先頭)	16 進数	10 進数、 24 ビット分解能
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0x7FFFFF	+ 8,388,607
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0x7FFFFE	+ 8,388,606
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
$1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 1 \ 1 \$	0xFFFFFF	-1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800001	- 8,388,607
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 8,388,608

<u>表 5-5:</u> OSR = 128 の出力コード例

		ADC 出力コード (MSb 先頭)	16 進数	10 進数、 23 ビット分解能
0 1	1 1	1111 1111 1111 1111 111 0	0x7FFFFE	+ 4,194,303
0 1	1 1	1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0	0x7FFFFC	+ 4,194,302
0 0	0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1	1 1	1111 1111 1111 1111 111 0	0xFFFFFE	-1
1 0	0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0	0x800002	- 4,194,303
1 0	0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 4,194,304

表 5-6: OSR = 64 の出力コード例

ADC 出力コード (MSb 先頭)	16 進数	10 進数、 20 ビット分解能
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0	0x7FFFF0	+ 524, 287
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	0x7FFFE0	+ 524, 286
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x000000	0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0xFFFFF0	-1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800010	- 524,287
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x800000	- 524, 288

表 5-7: OSR = 32 の出力コード例

	ADC 出力コード (MSb 先頭)														16 進数	10 進数、 17 ビット分解能									
0 1	1	1	1	1	1	1	1		1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0x7FFF80	+ 65, 535
0 1	1	1	1	1	1	1	1		1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0x7FFF00	+ 65, 534
0 0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x000000	0
1 1	1	1	1	1	1	1	1		1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0xFFFF80	-1
1 0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0x800080	- 65,535
1 0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x800000	- 65, 536

参照電圧 5.6

5.6.1 内部参照霍圧

MCP3914 は、温度ドリフトを最小化するために特別 に設計された内部参照電圧源を内蔵しています。内部 参照電圧を有効にするには、コンフィグレーション レ ジスタの VREFEXT ビットを「0」(既定値)に設定す る必要があります。この内部 VRFF は全チャンネルに 参照電圧を供給します。参照電圧の代表値は 1.2 V±2% です。内部参照電圧の温度係数は ±7 ppm/℃ (typ.)と 非常に低く抑えられており、結果として (1/VRFF) に比 例して変化する出力の温度依存性を最小限に抑える事 ができます。

内部参照電圧のノイズは十分に低く、高精度の低ノイ ズ参照電圧源を外付けした場合と比べても、ADC の SNR を大幅に劣化させる事はありません。内部参照電 圧の出力ピンは REFIN+/OUT です。

参照電圧を内部 VRFF として使うだけであれば、 REFIN+/OUT ピンにバイパス コンデンサを追加しな くても、ADC の精度を保てます。しかし、REFIN+/OUT ピンをフローティングのままにすると、ピンがアンテ ナを形成して EMI/EMC に敏感になるといった問題が 生じます。この問題は、0.1 µF 以上のセラミック コン デンサをピンに接続する事で防げます。

参照電圧出力を他の回路に接続する場合にも、バイパ ス コンデンサは役立ちます。その場合、参照電圧出力 の駆動能力は低いため、バッファを追加する事が必要 になる場合があります。

ただしREFIN+/OUTピンに接続したコンデンサの静電 容量が大きすぎると、ADC の THD 性能が若干悪化し ます。

5.6.2 外部差動電圧入力

VREFEXT ビットが「1」にセットされている場合、2 つの参照ピン (REFIN+/OUT、REFIN-) は差動参照電圧 入力として機能します。REFIN+/OUT ピンの電圧は V_{REF}+、REFIN- ピンの電圧は V_{REF}- と表記します。式 5-4 に、差動電圧入力の値を示します。

式 5-4:

$V_{REF} = V_{REF} + - V_{REF}$

V_{RFF}の仕様レンジは 1.1 ~ 1.3 V です。REFIN- ピン 電圧 (V_{REF}-) は、A_{GND} に対して ±0.1 V 以内に制限す る必要があります。通常、シングルエンド参照電圧を 使うアプリケーションの場合、REFIN- ピンを AGND に 直接接続する必要があります。その場合、スイッチン グノイズによるスパイクを防ぐために、独立した専用 のトレースを使ってください。

これらのバッファはシステムに一定量の 1/f ノイズを 注入します。このノイズは、入力信号によって変調さ れ、OSR が非常に高い場合 (OSR>256) に SNR を制 限する可能性があります。このような制限をなくすた めに、これらのバッファには 1/f ノイズとオフセット を大幅に低減する、自動ゼロ調整アルゴリズムが組み 込まれており、OSR が非常に高い時でもシステムの SNR がこのノイズ成分によって制限されません。この 自動ゼロ調整アルゴリズムは、デバイスに入力される MCLK に同期して実行されます。

温度補償 (VREFCAL<7:0>) 5.6.3

内部参照電圧は、1次および2次の温度係数を補償す るために、独自の回路とアルゴリズムを備えています。 温度補償により、-40~+125℃の全温度レンジで、温 度係数を非常に低く抑える事ができます (9 ppm/°C、 typ.)。温度係数はデバイスごとに異なります。

この温度係数は、CONFIG0 レジスタの VREFCAL<7:0> ビット (bit 7~0) でデバイスごとに調整できます。こ れらのレジスタの設定には注意が必要です。システム またはアプリケーション全体の温度係数を校正する必要 がない限り、VREFCAL<7:0>は変更しないでください。 このレジスタの既定値は0x50に設定されています。こ の既定値 (0x50) は、プロセスのばらつきに対する温度 係数の標準偏差を最適化するために選ばれました。 VREFCAL<7:0> に 0x42 を書き込むと、VRFF の温度 係数の値を約 7 ppm/ ℃と若干改善できますが、標準 偏差は劣化します。図 5-6 に、VREFCAL レジスタの コードに対する、内部参照電圧の温度係数変動の代表 値を示します。VREFCAL<7:0> ビットに保存された値 を変更すると、温度係数だけでなく、参照電圧も変化 する可能性があります。



V_{RFF} 温度係数のグラフ

5.6.4 参照電圧バッファ

各チャンネルはREFIN+/OUTピンに接続された参照電 圧バッファを備えています。このバッファによって、 レギュレーションが劣る外部参照電圧を接続した場合 でも、内部コンデンサを参照電圧信号で適切に充電で きます。これによって、各チャンネルには正確な電流 量が供給され仕様精度が保証されると共に、参照電圧 のレギュレーションに対する制約が解消されます。

パワーオン リセット 5.7

MCP3914 は、動作中にアナログ部とデジタル部両方 の電源電圧を監視するPOR回路を内蔵しています。パ ワーアップ イベントの検出しきい値は 2.0 V±10% (typ.)、起動時間 (t_{POR}) は 50 µs (typ.) です。POR 回路 には瞬時スパイク耐性を改善するためにヒステリシス を設けています (200 mV、typ.)。適正なデカップリン グ コンデンサ (10 μ F と並列の 0.1 μ F) を、AV_{DD} ピン と DV_{DD} ピンのできるだけ近くに取り付けて、瞬時耐 性をさらに改善する必要があります。

図 5-7 に代表的な条件におけるパワーオンイベントと パワーダウンイベントの各種条件を示します。全ての 内部 DC バイアスは、システム POR 後1 ms 以上(ワー ストケース)が経過するまで安定しません。精度を確 保するために、この 1 ms にシステムリセット後の SINC フィルタのセトリングタイムを加えた時間が経 過する前に発生したデータレディ パルスは全て無視 する必要があります。POR の後、コンフィグレーショ ン レジスタが全て既定値にリセットされた状態で データレディ パルスがピンに出力されます

AV_{DD} と DV_{DD} の両方を監視するため、電源シーケン スはどちらかが先行する事もあります。



図 5-7: パワーオン リセット動作

5.8 ΔΣ型モジュレータ/SINC フィルタに 対するハードリセットの影響

RESET ピンが論理LOWの間、全てのADCはリセット <u>状態を</u>保持してコード 0x000000h を出力します。 RESET ピンはハードリセットを実行し (DC バイアス は ON のままであるため、デバイスは A/D 変換可能な 状態)、ΔΣ型モジュレータ内の全電荷をクリアします。 各 ADC のコンパレータ出力は「0011」です。

SINC フィルタと、それらのダブル出力バッファは全 てリセットされます。このピンはシリアル インター フェイスとは無関係です。全てのレジスタは既定値に リセットされます。RESET が論理 LOW の間、SPI イ ンターフェイスによる書き込みは全て無効になり、無 視されます。全ての出力ピン (SDO、DR) はハイ イン ピーダンスになります。

外部クロック (MCLK) を供給している場合、入力構造 が有効となり、入力トランジスタの基板を適切にバイ アスします。この場合、アナログ入力電圧が-1~+1V 以内であれば、アナログ入力のリーク電流を低く抑え られます。

リセットモード中に MCLK を供給していない場合、ア ナログ入力電圧が-0.6 V (A_{GND}基準)よりも下がると、 リーク電流が大きくなる可能性があります。

5.9 位相遅延ブロック

MCP3914 は位相遅延ジェネレータを内蔵しており、 これを使って 1 対の ADC (CH0/1、CH2/3、CH4/5、 CH6/7)の間で一定の位相差を保ちながら入力を変換 できます。8 つの ADC は同期してサンプリングします が、モジュレータ出力の平均化を遅らせる事で、SINC フィルタ出力(すなわち ADC 出力)には PHASE0/1 レ ジスタの設定で決まる一定の位相遅延が生じます。奇 数チャンネル (CH1、3、5、7) が各ペアの位相遅延の 基準チャンネルであり、時間基準です。通常、これら のチャンネルは多相電気メータ アプリケーションの 電圧チャンネルに使います。これらの奇数チャンネル は常に同期状態を保つため、動作可能になると同時に データレディ パルスを出力します。偶数チャネル (CH0/2/4/6)には時間基準(CH1/3/5/7)に対して一定の 遅延が加わります。その時間は、PHASE0/1 レジスタ で各チャンネルペアに対して定義された固定値です。

PHASE0/1の2つのレジスタは、チャンネルの各ペア間の遅延を表す、4つの12ビットバンクに分割されます。 等価性は表 5-8 に従って定義されます。各位相の値 (PHASEA/B/C/D)は、対応する奇数チャンネルを基準 とした偶数チャンネルの遅延を11ビットと符号で表 す、MSbを先頭とした2の補数コードです。このコー ドは、ペア内の各チャンネルの間に、DMCLKの周期 何回分の遅延があるかを示します(式 5-5 参照)。奇数 チャンネルは時間基準である事から、PHASEX<11:0> が正の場合、ペア内の偶数チャンネルが遅延し、奇数
チャンネルが先行します。PHASEX<11:0> が負の場 合、ペア内の偶数チャンネルが先行し、奇数チャンネ ルが遅延します。

表 5-8:	位相遅延の等価性
--------	----------

チャンネル のペア	位相バンク	レジスタマップの 位置
CH1/CH0	PHASEA<11:0>	PHASE1<11:0>
CH3/CH2	PHASEB<11:0>	PHASE1<23:12>
CH5/CH4	PHASEC<11:0>	PHASE0<11:0>
CH7/CH6	PHASED<11:0>	PHASE0<23:12>

式 5-5:

	$Tot al \ Delay = \frac{PHASEX<11:0> Decimal \ Cod}{DMCLK}$	e
X = A/B/C/D	X = A/B/C/D	

MCLK=4 MHzの既定値コンフィグレーションにおける位相遅延の時間分解能は1/DMCLKまたは1 µsです。

DMCLK の定義を前提として、位相遅延はプリスケー ラの設定 (PRE<1:0>) および MCLK 周波数の変化の影 響を受けます。

データレディ信号は位相遅延設定の影響を受けます。 通常、偶奇チャンネルのデータレディ パルス間の時間 差は、対応する位相遅延設定に一致します。

従って、各 ADC で変換が始まると、各データレディ パルスは OSR/2 x DMCLK 周期 (DRCLK 周期の半分に 等しい)のタイミング分遅延します。このタイミング によって、奇数チャンネルのデータレディ信号を固定 された時間基準(リセットから OSR/2 x DMCLK 周期) に置く一方、偶数チャンネルをこの時間基準から対応 する PHASEX<11:0> 遅延値だけ先行または遅延させ る事ができます。



5.9.1 **位相遅延の限界値**

位相遅延の限界値は OSR の設定で決まります。位相 遅延は DMCLK の (-OSR/2 ~ +OSR/2-1) 周期の範囲で しか変化できません。

2 つのチャンネル間にこれより大きな遅延が必要な場 合、MCU を使ってチップ外部で実装できます。MCU 内の FIFO は、進み側チャンネルからのデータを DRCLK クロックの N 周期の間保存できます。この場 合、DRCLK は粗い時間分解能、DMCLK は細かい時間 分解能を表します。総遅延は下式で求められます。

式 5-6:

総遅延 = N/DRCLK + PHASE/DMCLK

Note: PHASE レジスタに同じ値を再度書き込 む事により、全ての ADC を自動的にリ セットして再起動できます。

位相遅延レジスタを一度 OSR = 4096 に設定しておく と、その後は PHASE レジスタの値を変更しなくても、 自動的に OSR を調整します。

- OSR = 4096: 遅延の範囲: -2048 ~ +2047、
 PHASEX<11>は符号ビット、PHASEX<10>がMSb、
 PHASEX<0> が LSb
- OSR = 2048: 遅延の範囲: -1024 ~ +1023、
 PHASEX<10> は符号ビット、PHASEX<9> が MSb、
 PHASEX<0> が LSb
- OSR = 1024: 遅延の範囲: -512 ~ +511、 PHASE<9> は符号ビット、PHASEX<8> が MSb、 PHASEX<0> が LSb
- OSR = 512: 遅延の範囲: -256 ~ +255、PHASE<8> は符号ビット、PHASEX<7> が MSb、PHASEX<0> が LSb
- OSR = 256: 遅延の範囲: -128~+127、PHASEX<7> は符号ビット、PHASEX<6> が MSb、PHASEX<0> が LSb
- OSR = 128: 遅延の範囲 : -64 ~ +63、PHASE<6> は 符号ビット、PHASEX<5> が MSb、PHASEX<0> が LSb
- **OSR = 64:** 遅延の範囲 : -32 ~ +31、PHASE<5> は 符号ビット、PHASEX<4> が MSb、PHASEX<0> が LSb
- OSR = 32: 遅延の範囲 : -16 ~ +15、PHASE<4> は 符号ビット、PHASEX<3> が MSb、PHASEX<0> が LSb

チャンネルペア CH <n n+1=""> の PHASEX<11:0></n>								לי ס ו:0	r) >			16 進数	遅延 (CH <n+1> に対する CH<n> の遅延)</n></n+1>
0	1	1	1	1	1	1	1	1	1	1	1	0x7FF	+ 2047 µs
0	1	1	1	1	1	1	1	1	1	1	0	0x7FE	+ 2046 µs
0	0	0	0	0	0	0	0	0	0	0	1	0x001	+ 1 µs
0	0	0	0	0	0	0	0	0	0	0	0	0x000	0 µs
1	1	1	1	1	1	1	1	1	1	1	1	0xFFF	- 1 µs
1	0	0	0	0	0	0	0	0	0	0	1	0x801	- 2047 µs
1	0	0	0	0	0	0	0	0	0	0	0	0x800	-2048 µs

表 5-9: MCLK = 4 MHz、OSR = 4096、 PRE<1:0> = 00 の場合の位相値

5.10 データレディリンク

データレディ パルスを制御する STATUSCOM レジス タの DR_LINK ビットで定義される 2 つのモードがあ ります。データレディ パルスの位置は、このモードと OSR<2:0> および PHASE0/1 レジスタの設定に応じて 変わります。図 5-8 に、2 つの DR_LINK 設定に対する データレディピンの動作を示します。

- DR_LINK = 0: ADC チャンネル 0 と ADC チャンネル 1 からのデータレディ パルスが両方共 DR ピンに 出力されます。
- DR_LINK = 1(推奨既定値モード): アクティブな全ての ADC の内、最も遅れた ADC からのデータレディパルスだけが DR ピンに出力されます。

遅れた ADC のデータレディの位置は、PHASE0/1 レ ジスタ、PRE<1:0>、OSR<2:0>の設定で決まります。 このモードでは、アクティブな ADC を互いにリンクし て、遅れた ADC 出力のデータレディに合わせて、それ らのデータをまとめてラッチします。電力計測アプリ ケーションの場合、DR_LINK=1を推奨します(既定値)。 この場合、ホスト MCU はただ 1 つの割り込みパルス で全チャンネルのデータを同期して収集でき、全チャ ンネルが同時にラッチされた事を保証できます。この ため、データ破損が発生しません。

5.11 データレディ ステータスビット

MCP3914 には、データレディピンによる表示に加え て、各チャンネルに独立したデータレディステータス ビットがあります。各 ADC チャンネル CHn には DRSTATUS<n> が関連付けられ、STATUSCOM レジ スタからいつでも読み出せます。DR ピンが未接続の 場合、これらのステータスビットを使ってデータ取得 を同期させる事ができます(セクション6.8「ADC チャ ンネルのラッチと同期」参照)。

DRSTATUS<7:0> ビットは書き込み不可です。書き込んでも無視されます。既定値は、対応する ADC のデータがレディ状態にない事を示す「1」です。これは、前回の読み出し(または前回のリセット)以来、ADC 出カレジスタが更新されていない事を意味します。ADC チャンネルレジスタが更新されると(DRCLKのレートで更新されます)、DRSTATUS ビットは「0」にクリ アされます。STATUSCOM レジスタを読み出すと、 DRSTATUS の全ビットが既定値(「1」)にリセットさ れます。

DR_LINK = 1 の場合、DRSTATUS<7:0> の<u>全</u>てのビットは、最も遅れたチャンネルに同期して、DR パルスの生成と同時に更新されます。DR_LINK = 0 の場合、各 DRSTATUS ビットは対応するチャンネルに同期して、個別に更新されます。

5.12 水晶振動子オシレータ

MCP3914 はピアス型水晶振動子オシレータを内蔵し ています。このオシレータは非常に安定性に優れ、温 度係数とジッタの非常に低いクロックを生成します。 負荷容量と水晶振動子の Q 値が適切であれば、この オシレータは最大20 MHzの水晶周波数まで対応でき ます。CONFIG1 レジスタの CLKEXT = 0 にすると、 水晶振動子オシレータが有効になります。

オシレータを適切に起動するために、OSC1 と D_{GND} 間および OSC2 と D_{GND}間に水晶振動子の負荷コンデ ンサを接続する必要があります。これらは、式 5-7 も 満たす必要があります。

式 5-7:

$$R_M < 1.6 \times 10^6 \times \left(\frac{1}{f \bullet C_{LOAD}}\right)^2$$

f = 水晶発振周波数 (MHz)
C_{LOAD} = 負荷容量 (pF)、PCB の寄生容量を含む
R_M = 水晶振動子の等価的直列抵抗 (Ω)

CLKEXT = 1 の場合、水晶振動子オシレータはデジタ ルバッファによってバイパスされ、外部から直接ク ロックを入力できます(図4-1参照)。その場合、OSC2 ピンは内部で D_{GND} にプルダウンされます。電磁適合 性/電磁干渉耐性(EMI/EMC)を改善するには、このピ ンを外部で D_{GND} に接続する必要があります。



図 5-8: DR_LINK コンフィグレーション

適正な動作を得るために、外部クロックのプリスケー ラ前の周波数は 20 MHz を超えない事が必要です (MCLK < 20 MHz)。



5.13 デジタルシステム オフセットおよび ゲインの校正レジスタ

MCP3914 は、システムのデジタル オフセットとゲイ ン誤差の校正を実行するために、各チャンネルに 2 セットの追加レジスタを備えています。各チャンネル は、校正を有効にした場合にチャンネルの出力結果を 変更する、専用の関連レジスタセットを備えています。 ゲインおよびオフセットの校正は、2 つの CONFIGO ビット (EN_OFFCAL & EN_GAINCAL)を使って、有効 または無効にできます。これら 2 ビットは、全チャン ネルのシステム校正を同時に有効または無効にします。 両方の校正を有効にした場合、ADC の出力はセクショ ン 5.13.1「デジタル オフセット誤差校正」に従って変 更されます。

5.13.1 デジタル オフセット誤差校正

OFFCAL_CHn レジスタは 23 ビットと符号で構成され る 2 の補数レジスタです。このレジスタの LSb は、チャ ンネルの ADC データの LSb と同じです。EN_OFFCAL ビットを有効にすると、これらのレジスタが ADC 出 カコードにビット単位で加算されます。EN_OFFCAL ビットを有効にしてもパイプライン遅延は発生しません。 オフセットの加算は即座に実行されます。OSR 値が低 い場合、上位の桁だけが出力に加算されます (ADC の 分解能までです。例えば、OSR = 32 の場合、最初の 17 ビットだけが加算されます)。

対応するチャンネルがリセットまたはシャットダウン モードの場合、オフセットは加算されません。これら の24 ビットレジスタの1LSB あたりの入力電圧オフ セット値の加算分は下式で表せます。 オフセット (1 LSB) = $V_{REF}/(PGA_CHn \ x \ 1.5 \ x \ 8388608)$

EN_OFFCAL = 0(オフセット校正は無効)の場合、この レジスタはドントケアですが、EN_OFFCAL ビットを クリアしてもこのレジスタの値はクリアされません。

5.13.2 デジタルゲイン誤差校正

これらのレジスタは、24 ビット符号付き MSb 先頭の レジスタで、値のレンジは

-1x ~ +(1 - 2⁻²³)x (0x800000 ~ 0x7FFFFF) でコーディ ングされます。ゲイン校正は、このレジスタに 1x を 加算した値を、オフセット校正後のチャンネル出力 コードにビット単位で乗算します。従って、ゲイン校 正のレンジは 0x ~ 1.9999999x (0x800000 ~ 0x7FFFFF)です。1LSBあたりの乗数の増分は2-²³です。

EN_GAINCAL を有効にすると、全チャンネルで 24 DMCLK 周期分のパイプライン遅延が生じます。 EN_GAINCAL ビットを有効にした命令後のデータレ ディ以降の全てのデータレディ パルスは 24 DMCLK 周期遅延します。ゲイン校正は、EN_GAINCAL ビッ トを有効にした命令後の最初のデータレディで有効に なります。

対応するチャンネルがリセットまたはシャットダウン モードの場合、デジタルゲイン校正は機能しません。 これらの 24 ビットレジスタの 1 LSB あたりのゲイン 乗数の値は下式のように表せます。

ゲイン (1 LSB)= 1/8388608

EN_GAINCAL = 0(オフセット校正は無効)の場合、このレジスタはドントケアですが、EN_GAINCAL ビットをクリアしてもこのレジスタの値はクリアされません。

全ての校正を実行した後の出力結果がレンジを超える 場合、各チャンネルの出力データは 7FFF または 8000 (16 ビットモード)もしくは 7FFFFF または 800000 (24 ビットモード)に保持されます。

式 5-8: デジタル オフセットおよびゲイン誤差校正レジスタの計算

 $DATA \ CHn(post-cal) = (DATA \ CHn(pre-cal) + OFFCAL \ CHn) \times (l + GAINCAL \ CHn)$

6.0 SPIシリアル インターフェイスの 説明

6.1 概要

MCP3914 は、SPI モード 0,0 および 1,1 互換の、4 線 式 (CS、SCK、SDI、SDO) デジタルシリアル インター フェイスを備えています。データは、SCK の立ち下が りエッジに同期してMCP3914からクロック出力され、 SCK の立ち上がりエッジに同期して MCP3914 にク ロック入力されます。これらのモードでは、SCK ク ロックはHIGH (1,1) またはLOW (0,0) のどちらかでア イドル可能です。デジタル インターフェイスは、ADC のサンプリングとデジタルフィルタ処理を制御する MCLK クロックとは非同期です。全てのデジタル入力 ピンは、通信に乗るシステムノイズ擾乱を避けるため にシュミットトリガ回路を備えています。

各 SPI 通信は CS の立ち下がりエッジで始まり、CS の立ち上がりエッジで停止します。各 SPI 通信は独立 しています。CS が論理 HIGH の場合、SDO はハイ イ ンピーダンスであり、SCK の遷移と SDI は何も効果を 持ちません。SPI モード 1,1 から 0,0 への変更、および その逆の変更は、CS ピンが論理 HIGH である時に可能 です。全ての CS 立ち上がりエッジは通信をクリアし、 SPI デジタル インターフェイスをリセットします。

先進の通信機能向けに、その他の制御ピン(RESET、 <u>DR</u>) も専用ピンで提供しています。データレディピン (DR) は、MCU に対する割り込みとして使う事ができ、 更新された ADC チャンネルデータが読み出し可能に <u>なると</u>パルスを出力します。マスタリセット ピン (RESET) はハードリセットのように機能し、デバイス を既定値のパワーアップ コンフィグレーション (POR 状態と等価)にリセットできます。

MCP3914 インターフェイスのコマンド構造はシンプ ルです。全てのコマンドはレジスタからの読み出しか、 レジスタへの書き込みのどちらかです。MCP3914 に は、表 8-1 のレジスタマップで定義される 32 個のレ ジスタがあります。最初に送信されるバイト(8 ビット 幅)は常に、レジスタのアドレスとコマンドの種類 (読み出しまたは書き込み)を定義する制御バイトです。 続いてレジスタ自身が送信されます。そのフォーマッ トは STATUSCOM レジスタで定義された複数の フォーマット設定に応じた、16/24/32 ビットのいずれ かです。MCP3914 は複数のフォーマットと互換性が あります。これは、市販されているほとんどの MCU やプロセッサ (8/16/32 ビット MCU) でデータ処理の オーバーヘッドを削減し、MCU コードを縮小し効率 を向上します。

MCP3914 のデジタル インターフェイスは各種の連続 読み書きモードに対応できるため、ADC のデータ スト リーミングや全レジスタマップ書き込みを 1 回の通信 だけ(従って、1 つの制御バイトだけ)で実行できます。 内部レジスタは、READ<1:0> および WRITE ビットに より、各種コンフィグレーションをまとめたグループ 化が可能です。シリアル インターフェイスの内部アド レスカウンタは自動的にインクリメントされるため、 レジスタマップ内の各種レジスタグループを順次アク セスするための追加制御バイトは不要です。表 8-2 に、 このグループの定義を示します。 MCP3914 は、各通信の安全を確保する先進のセキュ リティ機能も備えています。この機能は、設定を変更 する意図せぬ書き込みコマンドが処理されるのを防 ぎ、設定に変更が加えられた場合に警告を発します。

各 SPI 読み出しの通信は、全ての通信シーケンス末尾 に選択可能な CRC-16 チェックサムを SDO ピン上で 付加する事で安全を確保できます。この CRC-16 の計 算は、PIC24 および PIC32 MCU の DMA CRC ハード ウェアと互換であるため、セキュリティ追加でオー バーヘッドが増大する事はありません。

デバイスの全設定を保護するために、MCP3914 には 8 ビットのロックコード (LOCK<7:0>) があります。こ れは、LOCK<7:0> の値が定義済みのパスワード (0xA5) と一致しないと、全レジスタマップへの書き込みコマン ドを阻止する機能です。ユーザは、全てのプログラミン グが終了した後に LOCK<7:0> の値を 0x00 に変更する 事で、設定を保護できます。これにより、意図しない書 き込みコマンドが設定を変更する事はありません (LOCK<7:0> とパスワード 0xA5 が一致しないため)。

さらに、追加の CRC-16 計算もバックグラウンドで常 時実行され、全レジスタマップの完全性を確保します。 レジスタマップの全ての書き込み可能レジスタ (MOD レジスタを除く)は、CRC-16 計算エンジンで処理され、 設定に応じて CRC-16 チェックサムが付加されます。 このチェックサムは、LOCK/CRC レジスタから読み出 す事ができ、常に更新されています。このチェックサ ムが変化した場合、選択可能な割り込みによって DR ピンにフラグを立て (DR ピンが論理 LOW に遷移)、 ユーザに設定の破損を警告できます。

6.2 制御バイト

MCP3914 の制御バイトには、2 つのデバイスアドレス ビット (A<6:5>)、5 つのレジスタアドレス ビット (A<4:0>)、1つの読み書きビット(R/W)が含まれます。 全ての通信で、MCP3914 へ送信される最初のバイト は常に制御バイトです。制御バイトの転送中、SDO ピ ンは常にハイ インピーダンス状態です。MCP3914 イ ンターフェイスでは、デバイスのアドレス指定が可能 であるため (A<6:5> で指定)、データバス競合を起こ さずに、同一 SPI バスに複数のチップを接続できます。 これらのチップがたとえ CS ピンを共有していたとし ても、異なるアドレス識別子によって、チップが提供 する半二重の SPI インターフェイスを使えます。この 機能によって、例えば、24AAXXX/24LCXXX または 24FCXXXのようなシリアルEEPROMとMCP3914で 全ての SPI ピンを共有し、アプリケーション プロセッ サの I/O ピン使用本数を減らす事ができます。これら のシリアル EEPROM 回路の全てが A<6:5> = 00 を使 うからです。

A<6>	A<5>	A<4> A<3> A<2> A<1> A<0> R/W								
Devic	е		Register Address							
Addre	SS						Write			

図 6-1: 制御バイト

デバイスアドレスビットの既定値はA<6:5>=01です (その他の使用可能なデバイスアドレスビットについ ては代理店にお問い合わせください)。詳細は、製品 識別システムを参照してください。表 8-1 に、レジス タマップを示します。

6.3 デバイスからの読み出し

SDO ピンで最初に読み出されるレジスタは、制御バ イトのアドレス (A<4:0>) で定義されているレジスタ です。この最初のレジスタ送信後に CS ピンが論理 LOW に保持されている場合、制御バイトを追加する 事なく通信は継続されます。SDO ピンからは、アドレ スの自動インクリメント実行の有無を READ<1:0> ビットに応じて決定し、次のレジスタが送信されます。

STATUSCOM レジスタの READ<1:0> ビットでは、ア ドレス インクリメントの方法が異なる4つの読み出し モード コンフィグレーションを定義できます (セク ション 6.5「連続通信、レジスタセットの ルーピング」 と表 8-2参照)。SDOのデータは SCK の立ち下がりエッ ジで MCP3914 からクロック出力されます。セクション 6.5「連続通信、レジスタセットの ルーピング」に、各 レジスタの読み出しフォーマットを示します。







SPI モード 0,0)

6.4 デバイスへの書き込み

SDI ピンからデバイスに最初に書き込まれるレジスタ は、制御バイトのアドレス (A<4:0>) で定義されたもの です。この最初のレジスタ送信後に CS ピンが論理 LOW に保持されている場合、制御バイトを追加する 事なく通信は継続します。SDI ピンからは、アドレス の自動インクリメント実行の有無を WRITE ビットに 応じて決定し、次のレジスタが送信されます。 STATUSCOM レジスタの WRITE ビットでは、アドレ スインクリメントの方法が異なる2つの書き込みモー ドコンフィグレーションを定義できます(セクション 6.5、「連続通信、レジスタセットの ルーピング」と表 8-2 参照)。書き込み通信中、SDO ピンはハイ インピー ダンス状態を保持します。SDI のデータは SCK の立ち 上がりエッジで MCP3914 にクロック入力されます。 セクション 6.5、「連続通信、レジスタセットの ルーピ ング」に、各レジスタの書き込みフォーマットを示し ます。未定義または ADC チャンネルのレジスタアド レス等の書き込み不可アドレスに対する書き込みは何 も効果を持たず、アドレスカウンタもインクリメント しません。







6.5 連続通信、レジスタセットの ルーピング

MCP3914 のデジタル インターフェイスは連続モード で通信を処理できます。このモードでは、レジスタへ の読み出しまたは書き込みの間に毎回 SPI コマンドを 入力する必要がありません。この機能によってユーザ は通信オーバーヘッドを徹底して最小化でき、システ ムの EMI 放射とスイッチング ノイズが低減します。

レジスタは連続通信用に複数のセットにグループ化で きます。異なるセットへのレジスタのグループ化は、 内部SPI通信アドレスポインタを制御するREAD<1:0> および WRITE ビットで定義されます。表 8-2 に、 READ<1:0> および WRITE ビットの機能とレジスタ マップ セットの関係を示します。

連続通信の場合、CS ピンの立ち下がりエッジ後に<u>通</u> 信を開始する SDI 上の制御バイトは1つだけです。CS ピンが論理HIGHに戻るまで、デバイスは同一通信ルー プ内に留まります。SPI内部レジスタアドレスポイン タは制御バイト内に定義されたアドレスの送受信から 開始します。この最初の送受信の完了後、SPI内部レ ジスタアドレスポインタは送受信ごとに、レジスタ セット内の次に使用可能なアドレスに自動的にインク リメントします。セット内の最後のアドレスに達した 時点で通信シーケンスは終了します。アドレスポイン タループは定義済みセットの最初のアドレスに自動 的に戻り、新たなシーケンスを自動インクリメントに よって再開します(図 6-6 参照)。この内部アドレスポ インタ自動選択によって、以下の機能を実現できます。

- 1つの ADC チャンネルのデータ、ADC チャンネルのペア、全ての ADC チャンネルの連続読み出し
- ・ レジスタマップ全体の連続読み出し
- 個々のレジスタの連続読み書き
- 全てのコンフィグレーション レジスタの連続読み 書き

CS											-	ADDRES	S SET
SCK		8x	24x	24x		24x	24x	24x		24x]	ADDR	1
											-	ADDR + 1	Complete READ
SDI	Don't care	CONTROL BYTE				Don	t care						sequence
		Starts read sequence at address ADDR									_	ADDR + n	Roll-over
SDO	н	Z	ADDR	ADDR + 1		ADDR + n	ADDR	ADDR + 1		ADDR + n			•
			•	Complete RE	AD sequence		••	Complete RE	AD sequence				
			Continu	ious READ	communio	cation (24-b	oit format)						
CS													
												ADDRES	S SET
SCK		8x	24x	24x		24x	24x	24x		24x		ADDR	Î
-		L I										ADDR + 1	Complete
SDI	Don't care	CONTROL BYTE	ADDR	ADDR + 1		ADDR + n	ADDR	ADDR + 1		ADDR + n			WRITE sequence
		Starts write sequence at address ADDR		Complete WRI	IE sequence		•	Complete WRI	TE sequence			ADDR + n	Roll-over
SDO -					His	Z							•
			Continuo	ous WRITE	communio	cation (24-b	oit format)						



6.5.1 連続読み出し

STATUSCOM レジスタには、内部レジスタアドレス ポインタ (READ<1:0> ビット) 用の読み出し通信ルー プ設定が含まれます。連続読み出しモードの場合、ア ドレス選択は次の4通りの値を取る事ができます。

表	6-1:	連続読み出しのアドレス選択
2	v i.	

READ<1:0>	連続読み出し通信のレジスタ アドレス セットのグループ
00	単独(インクリメントなし)
01	グループ
10	タイプ (既定値)
11	全レジスタマップ

連続読み出し通信では、制御バイトより後に受信した SDI データは全て無視されます。下図は、ADC 全 8 チャンネルに対する代表的な連続読み出し通信を示し ています。「タイプ」モードの既定値設定 (DR_LINK = 1、 READ<1:0> = 10、WIDTH_DATA<1:0> = 01) での、SPI モード0,0(図6-7)とSPIモード1,1(図6-8)の場合です。

SPIモード 0,0 による ADC データの連続 Note: 読み出しでは(図 6-7 参照)、データレ ディ後にデータの読み出しが完了する と、読み出しの最後(最後の SCK クロッ クの立ち下がりエッジ)で、SDO ピンの 状態は直前のデータの MSb となります。 SCK が論理 LOW でアイドル状態となる 場合(モード 0,0 の定義による)、SDO ピ ンの状態は、次のデータレディ パルスの 立ち下がりエッジで (DR ピンの立ち下が りエッジから t_{DODR} の遅延後に)、その データレディ パルスに対応する新しい データの MSb に更新されます。この機構 により、SPIモード(0,0)を使った場合で も、MCP3914 は ADC データ出力を切れ 目なく連続して読み出せます。

SPI モード (1,1) では、読み出し完了後に SDO ピンは 直前の状態(直前のデータのLSb)を維持するため、や はり切れ目のない連続読み出しモードが可能です(図 6-8参照)。



図 6-7: 代表的な連続読み出し通信 (WIDTH_DATA<1:0> = 01、SPI モード 0,0)



6.5.2 連続書き込み

STATUSCOM レジスタには、内部レジスタアドレスポインタ(WRITE)用の書き込みループ設定が含まれます。 連続書き込みの場合、アドレス選択は次の2通りの値を取る事ができます。

表 6-2: 連続書き込み	のアド	レス選択
---------------	-----	------

WRITE	連続書き込み通信のレジスタ アドレス セットのグループ
0	単独(インクリメントなし)
1	タイプ(既定値)

連続書き込み通信中、SDO は常にハイ インピーダンス 状態です。書き込み不可アドレス(例:アドレス 0x00 ~ 0x07) への書き込みは何も効果を持たず、アドレスポイ ンタはインクリメントしません。この場合、通信を停 止して書き込み可能アドレス(0x08 ~ 0x1F)をポイン トする制御バイトで通信を再開する必要があります。



6.6 アクティブなADCをリセットおよび 再起動する状況

次の操作を行った直後は、適正な動作を確保するため に、アクティブな ADC(ソフトリセットまたはシャッ トダウン モードではない ADC) がリセットされ、自動 的に再起動します。

- 1. PHASE0/1 レジスタの変更
- 2. 同じ PHASE0/1 レジスタ値の上書き
- 3. OSR<2:0> 設定の変更
- 4. PRE<1:0> 設定の変更
- 5. CLKEXT 設定の変更
- 6. VREFEXT 設定の変更

このような一時的リセット後、コマンドを追加しなく とも ADC は通常の動作に戻ります。各 ADC データ出 カレジスタ はこの プロセスでクリアされます。 PHASE0/1 レジスタのどちらかに元の値と同じ値を再 度書き込む事により、コンフィグレーション レジスタ の RESET<7:0> ビットを使わずに ADC を逐次ソフト リセットできます。

6.7 データレディピン (DR)

チャンネル変換の終了時に、チャンネルデータの送信 が可能になった事を通知するために、データレディピン (DR) にデータレディ信号が生成されます。データ レディピンは DMCLK クロック周期の半分に等しいパ ルス幅の、アクティブ LOW パルスを出力します。ADC 出力データは、データレディ パルスの立ち下がりエッ ジから t_{DODR} タイミング以内に更新され、その後 SPI 通信を介して読み出す事ができます。

ハードまたはソフトリセット後の最初のデータレディ パルスは、SINC フィルタのセトリングタイム(表 5-3 参照)と、対応するチャンネルの位相遅延(セクショ ン5.9「位相遅延ブロック」参照)を足した時間後に発 生します。2 つ目以降のパルスは周期的に発生し、そ の周期は DRCLK のクロック周期と同じです(式 4-3 と図1-3参照)。データレディパルスは常に内部DRCLK クロックに同期しています。

 $\overline{\text{DR}}$ ピンは、MCU または DSP に接続して割り込みピン として使えます。これによって、ADC データ出力の読 み出しを同期させます。アクティブ LOW 以外の時、 このピンはハイ インピーダンス ($\overline{\text{DR}}$ -HIZ = 0) または 定義された論理 HIGH 状態 ($\overline{\text{DR}}$ -HIZ = 1) のどちらか を取ります。これは STATUSCOM レジスタで設定し ます。これにより、同一データレディピンを複数のデ バイスで共有できます ($\overline{\text{DR}}$ と DV_{DD} 間にプルアップ抵 抗を接続)。割り込みバス上に MCP3914 が 1 個しか存 在しない場合、 $\overline{\text{DR}}$ ピンのプルアップ抵抗は不要になる ため、そのようなアプリケーションでは、 $\overline{\text{DR}}$ -HIZ = 1 に設定する事を推奨します。

CSピンはDRピンに影響を与えません。このためCSピンが論理 HIGH になっても、アクティブな ADC チャンネルからのデータレディ パルスは引き続き出力されます。DR ピンの挙動は SPI インターフェイスから独立しています。RESET ピンが論理 LOW の状態では、DR ピンは動作しません。レジスタ コンフィグレーションが破損した事を示す CRCREG の割り込みフラグが立っている場合、DR ピンは論理 LOW 状態にラッチされます (セクション6.11「レジスタマップの CRC-16 チェックサムと対応する割り込みフラグによるコンフィグレーション変更の検出」参照)。

6.8 ADC チャンネルのラッチと同期

ADC チャンネルのデータ出力レジスタ (アドレス 0x00 ~ 0x07) は、ダブルバッファ出力構造を備えています。直列 2 セットのラッチが、データレディ信号と読み出し 通信シーケンスの開始を示す内部信号(読み出し開始 信号)でトリガされます。

1 セット目のラッチは、データが読み出し可能になった時点で各 ADC チャンネルのデータ出力レジスタの 値を保持し、DR_LINK = 1 の場合、アクティブな出力 の全てをまとめてラッチします。この動作は、DMCLK クロックに同期して実行されます。

2 セット目のラッチは、ADC 出力で読み出しが始まっ た時に、対応するデータをラッチして、読み出し中の データの破損を防ぎます。この動作は、SCK クロック に同期して実行されます。ADC データの読み出し開始 後は、その後に続く ADC 出力を読み出す前に現在の 読み出しを完了する (SDO ピンにより、ADC 出力デー タレジスタから全てのビットを読み出す)必要があり ます。

ダブル出力バッファ構造は、2 つの非同期クロック (DMCLK によるデータレディおよび SCK による読み 出し開始)に依存する2つのイベントでトリガされる ため、チャンネルの読み出しを同期させるには、MCU またはプロセッサで次の3つの方法のどれか1つを実 装します。

- データレディピンのパルスを割り込みとして使う: DR ピンの立ち下がりエッジ発生から t_{DODR} タイ ミングが経過した時点で ADC 出カレジスタから データを読み出せるようになります。このタイミ ングを守らないと、データ破損が発生する恐れが あります。
- MCLKでクロッキングされているタイマを同期イ ベントとして使う:データレディは DMCLK に同 期しているため、ユーザは各チャンネルの PHASE0/1、OSR<2:0>、PRE<1:0> 設定に基づい て、データレディの位置を計算できます。この場 合も、データ破損を防ぐために、計算に t_{DODR} タ イミングを加味する必要があります。
- STATUSCOM レジスタの DRSTATUS<7:0> ビッ トをポーリングする: この方法は、STATUSCOM レジスタを継続的に読み出し、DRSTATUS ビット が「0」に遷移するのを待ちます。このイベント が発生した時点で、ユーザは目的とする ADC デー タを読み出す新たな通信を開始できます。この場 合、その他のタイミングは不要です。

MCU コード空間の追加が不要である事から第 1 の方 法を推奨します。ただし、DR ピンを MCU の I/O ピ ンに接続する必要があります。残りの 2 つの方法は、 より多くの MCU コード空間と実行時間を必要としま すが、DR ピンを接続せずにチャンネルの同期読み出 しができるため、MCU の I/O ピンを 1 本使わずに済 みます。

6.9 CRC-16 チェックサムによる読み出し 通信の保護

電力/電力量計測システムは、大きな EMI/EMC 干渉 と大きな瞬時スパイクを発生または受ける可能性があ るため、アプリケーションの全寿命にわたってデータ の完全性と必要な設定を維持するには、SPI 通信を可 能な限り保護すると効果的です。

SDO ピンの通信データは、連続する各読み出しシーケ ンスの末尾に巡回冗長検査(CRC)チェックサムを挿入 する事で保護できます。通信の CRC チェックサムは、 STATUSCOM レジスタの EN_CRCCOM ビットで有効 または無効にできます。CRC メッセージは SDO ピン に送信される読み出しシーケンスビットの完全性を保 証し、CRC チェックサムは各読み出しシーケンスの間 に挿入されます(図 6-9 参照)。

CS															
												ADDRE	SS SET		
SCK		8x	16x/24x/32x Depending on data format	16x/24x/32x Depending on data format		16x/24x/32x Depending on data format	16x/24x/32x Depending on data format	16x/24x/32x Depending on data format		16x/24x/32x Depending on data format		ADDR	Î		
												ADDR + 1	Complete		
SDI	Don't care	CONTROL BYTE				Don	't care						sequence		
		Starts read sequence at address ADDR										ADDR + n*	Roll-over		
SDO	н	-Z	ADDR	ADDR + 1		ADDR + n	ADDR	ADDR + 1		ADDR + n			• •	-	
				Complete RE/	AD sequence	·,	•	Complete RE	AD sequence	•					
	(Continuous	READ cor	nmunicatio	n without	CRC check	sum (EN_0	CRCCOM=	0)						
63														ADDRES	S SET
			16x/24x/32x	16x/24x/32x		16x/24x/32x	16x or 32x	16x/24x/32x	16x/24x/32x		16x/24x/32x	16x or 32x			•
SCK		8x	Depending on data format	Depending on data format		Depending on data format	Depending on CRC format	Depending on data format	Depending on data format		Depending on data format	Depending on CRC format	A	DDR	
													ADI	DR + 1	Complete READ
SDI	Don't care	CONTROL BYTE				Don	't care								sequence
		Starts read sequence at address ADDR	•										ADI	DR + n*	Ļ
SDO	н	Z	ADDR	ADDR + 1		ADDR + n	CRC Checksum	ADDR	ADDR + 1		ADDR + n	CRC Checksum	CRC C	hecksum	(not part of register map) _Roll-over
			Complete	READ sequence = I	Message for CRC	Calculation	Checksum	•	New N	lessage	· · · · · ·	New Checksum			
		Continuou	us READ c	ommunicati	ion with C	RC checks	um (EN_CI	RCCOM=1)						
					* n (t		<1:0> [こよって	異なり	ます。					
		יםר ב	- い ク	#1.5	ちかい		리스 L I	+>1 \	ወራጦ	油生油	シード	\$ H			

MCP3914 の CRC チェックサムは、IEEE 802.3 規格 に定義された 16 ビットの CRC-16 ANSI 多項式 x¹⁶+x¹⁵+x²+1を使います。この多項式を、0x8005 と表記する事もあります。CRC-16 はシングルおよび ダブルビット エラーの全て、奇数個ビットのエラーの 全て、長さ 16 以下のバーストエラーの全て、より長 いバーストエラーのほとんどを検出します。これは、 システムで発生する可能性がある SPI 通信エラーを広 くカバーでき、ノイズの多い環境でも通信エラーの危 険性を大幅に低減します。

SDO ピンに出力される CRC-16 のフォーマットは、 STATUSCOM レジスタの WIDTH_CRC ビットで決ま ります(図 6-10 参照)。16 ビットと 32 ビットの MCU の両方に互換性を持たせるために、16 ビットまたは 32 ビットのフォーマットを使えます。MCP3914 が計算 する CRCCOM<15:0> ビットは、フォーマットに依存し ません(デバイスは常に16 ビット CRC チェックサムだ けを計算します)。アプリケーションで 32 ビット MCU を使う場合、32 ビット フォーマット(WIDTH_CRC = 1) だけを使う事を推奨します。



図 6-10: CRC チェックサムのフォーマット

MCP3914が計算するCRCはPIC24およびPIC32 MCU 製品ラインのダイレクトメモリアクセス (DMA) で使 われる CRC ハードウェアと完全互換です。PIC[®] MCU の DMA で考慮すべき CRC メッセージは、読み出し シーケンスと、これに対応するチェックサムを連結し たものです。DMA CRC ハードウェアがこの拡張メッ セージを計算した場合、チェックサムとして 0x0000 が得られるはずです。これ以外の結果は、どれも通信 エラーの発生を意味し、現在の通信シーケンスを停止 して再度実行する必要がある事を示しています。

Note:	CRC は選択したアドレスセットの末尾、ア
	ドレスポインタのロールオーバーが発生す
	る前だけに生成されます (図 6-9 参照)。

6.10 レジスタマップ書き込みアクセスの ロック / ロック解除

MCP3914 のデジタル インターフェイスには、レジス タマップへの書き込みアクセスに対するロックまたは ロック解除を可能とする、先進のセキュリティ機能が あります。この機能は、デバイスに必要なコンフィグ レーションを破損する恐れのある通信エラー、特にノ イズの多い環境で SPI 読み出しが SPI 書き込みに変化 して発生するエラーを予防します。

レジスタマップの最後のレジスタアドレス (0x1F: LOCK/CRC) には、LOCK<7:0> ビットが格納さ れています。これらのビットがパスワードの値(既定 値の 0xA5 と同じ)に等しい場合、レジスタマップへ の書き込みアクセスはロックされません。任意の書き 込みを実行でき、通信は保護されません。

LOCK<7:0> ビットが 0xA5 と異なる場合、レジスタマッ プ書き込みアクセスはロックされます。レジスタマッ プ、つまりデバイスの全コンフィグレーションが書き 込み保護されます。0x1F 以外のアドレスへの書き込み は全て無視されます。アドレス 0x1F 以外のレジスタア ドレスは、全て読み出し専用になります。この場合に コンフィグレーションを変更するには、LOCK<7:0> ビットを再プログラミングで 0xA5 に戻してから、必 要な書き込みコマンドを送信する必要があります。

LOCK<7:0> ビットは最後のレジスタにあるため、ユー ザは全レジスタマップを 0x09 から 0x1E まで 1 つの書 き込みシーケンスで連続してプログラミングし、シー ケンスの最後にアドレス 0x1F に例えばオール0 を書き 込む事で、コンフィグレーションをロックできます。

6.11 レジスタマップの CRC-16 チェック サムと対応する割り込みフラグによる コンフィグレーション変更の検出

MCP3914 は、レジスタの内部破損を防ぎ、レジスタ マップ コンフィグレーションのセキュリティを高め るために、全レジスタマップのコンフィグレーション ビットに対して CRC チェックサムを自動的に常時計 算する機能を備えています。この計算は、セクション 6.9「CRC-16チェックサムによる読み出し通信の保護」 で説明した通信の CRC チェックサムとは異なります。 この計算は、レジスタマップ全体を CRC メッセージ と見なし、LOCK/CRC レジスタ (アドレス 0x1F)にある CRCREG<15:0> ビットにチェックサムを出力します。

この機能はデバイスのコンフィグレーション保護を目 的としているため、チェックサム計算はレジスタマップ がロックされている間 (LOCK<7:0> が 0xA5 以外の時、 セクション 6.10「レジスタマップ書き込みアクセスの ロック / ロック解除」参照)、常時実行されます。レジ スタマップのロックが解除されると CRCREG<15:0> ビットがクリアされ、CRC は計算されません。

計算は、DMCLK の 25 周期で完了し、DMCLK の 25 周期ごとに継続して更新されます。CRCREG<15:0> ビットは POR またはハードリセットが発生するとリ セットされます。アドレス 0x09 ~ 0x1F のレジスタに 含まれる全ビットが CRC エンジンで処理され、 CRCREG<15:0> が計算されます。この計算エンジンに 対しては、DRSTATUS<7:0> ビットが「1」(既定値) に設定され、CRCREG<15:0> ビットが「0」(既定値) に設定されます。これらの値は計算中に変化する可能 性があるためです。

STATUSCOM レジスタの EN_INT ビットで割り込みフ ラグを有効にし、書き込みコマンドを処理していない 時にコンフィグレーションが変化した場合、DR ピン にフラグを出力できます。この割り込みは、論理 LOW 状態です。この割り込みは、レジスタマップのロック を解除するとクリアされます (CRC 計算が処理されな いため)。

電源投入時、割り込みは発生せずレジスタマップの ロックは解除されています。この割り込みフラグを使 えるようにするには、コンフィグレーションの書き込 みの完了後、レジスタマップをロックする(例:LOCK ビットに0x00を書き込む)必要があります。DMCLK の25 周期で、最初のCRCREG<15:0>ビットが計算 されます。この最初の値がチェックサムの基準値とな り、内部でラッチされます。ラッチは、ハードリセッ ト、POR、レジスタマップのロック解除が発生するま で保持されます。その後、CRCREG<15:0>は常時計 算され、基準チェックサムと比較確認されます。 CRCREG<15:0>が基準チェックサムと比較確認されます。 名の後、DR ピンを論理LOW 状態に設定する事で フラグを送信します。LOW 状態は割り込みがクリア されるまで続きます。 NOTES:

7.0 応用回路に関する基本的な推奨 事項

7.1 代表的な応用回路

テーブルタップ電力計測アプリケーション(図7-1)の 最も一般的なソリューションでは、1 チャンネルを電 圧計測に、残りのチャンネルを電流計測に使います。 電流ラインは全てが同じ電位にあるため、電気的絶縁 は一切提供しませんが、電流センサとしてシャントを 使った例です。 MCP3914 のチャンネルは全て同一であるため、どれ を電圧チャンネルとして使っても構いません(ただし、 CHO または CH7 を推奨します。これらは端に位置する ため、よりノイズの少ないレイアウトが可能となるか らです。なお、図 7-1 では CH6 が電圧チャンネルです)。



図 7-1: 6 チャンネル テーブルタップ アプリケーション

3 相メータ等の多相計測アプリケーションでは、変流 器、ロゴスキーコイル、ホールセンサ等の電気絶縁が 得られる電流センサの使用を推奨します。

7.2 電源設計とバイパス

MCP3914 は、電流検出デバイスで発生する正負電圧 を計測するために設計されました。この電流検出デバ イスは、グランドに接続されたバーデン抵抗付きの変 流器 (CT) あるいは シャントです。0 ボルトに近いコ モンモード電圧を A_{GND} としています。この ADC は、 その特長である高い性能と柔軟性によって、A_{GND} を 基準とした各ピンの絶対電圧が -1 ~ +1 V の範囲に留 まる限り、他のアプリケーションでも使えます。

どのシステムでも、アナログ IC(例:参照電圧源、オ ペアンプ)は必ずアナロググランド プレーンに接続し ます。MCP3914 も感度の高いアナログ部品と見なす べきであり、アナロググランド プレーンに接続する必 要があります。ADCには2対のピンがあります。A_{GND}、 AV_{DD}、D_{GND}、DV_{DD}です。最適性能を得るには、こ れら2つのペアを2つの異なる回路網に接続する事を 推奨します(図 7-2)。この設計手法では、2つのグラ ンドトレースと2つの電源を使います(図 7-3)。

これは、図 7-2 に示すように、アナログ回路 (MCP3914 を含む)とデジタル回路 (MCU) が、独立した電源と、 外部グランド基準への独立した戻り経路を持つ事を意 味します。図 7-3 に、アナログおよびデジタル電源に 別々のラインを設けた電源回路の代表例を示します。 図 7-4 に、電源分離の例を示します。この例では、グ ランドのスター型接続をデバイス裏面の露出パッドで 実現しています。アナログとデジタルはデバイスの下 で分離し、AV_{DD} と DV_{DD} はグランドプレーン下に配 線されるラインで互いに接続します。 PCB レイアウトの観点から、場合によっては実装が容易となるもう1つの方法は、MCP3914をアナログ部品と考え、AV_{DD}とDV_{DD}およびA_{GND}とD_{GND}をそれぞれスター型に接続します。この方法では、デジタルフィルタやMCP3914のSPIインターフェイスで発生するデジタル電源のリップルがアナログ電源のグリッチにつながるため、デカップリングコンデンサが大きくなる可能性があります。



図 7-2: アナログおよびデジタルの全ての戻り 経路は、適切なバイパス コンデンサを 接続した独立したトレースにする必要 があります。



図 7-3: アナログとデジタル部に独立したラインを使った電源、スター型グランド接続を表す「Net Tie」 オブジェクト NT2 に注目してください。



図 7-4: レイアウト上のアナログおよび デジタル回路の分離

図 7-5 に、高電圧ライン(例:2線式の 120 V または 220 V システム)への直接接続を含む、より詳細な例を 示します。システムのグランドも提供する高圧側/LINE 側で電流検出シャントを使って電流を計測しています。 このような結線が必要なのは、シャントが MCP3914 の チャンネル入力ピンに直接接続されているためです。 EMI等の外部からの影響に対する感度を低くするため に、図 7-5 にも示されている通り、これらの2本の線 はツイストペアにする必要があります。電源と MCU は PCB の右側に分離され、デジタルグランド プレー ンで囲まれています。MCP3914は、左側に配置され、 アナロググランド プレーンに囲まれています。 このシ ステムには、デジタル部と MCP3914 を含むアナログ 部に供給される2つの独立した電源があります。この 配置では、2 つの独立した電流供給および電流戻り経 路、I_AとI_Dがあります。



図 7-5: 接続図

デジタルおよびアナログのグランドプレーン間のフェ ライトビーズがデバイスに高周波ノイズが入るのを防 ぎます。このフェライトビーズは低抵抗のものを推奨 します。一般的にはスルーホール部品を使います。通 常、フェライトビーズは保護を強化するためにシャン ト入力と電源回路に挿入します。

7.3 SPI インターフェイスのデジタル クロストーク

MCP3914は、高速20 MHz SPI デジタルインターフェ イスを備えています。このインターフェイスは、何の 対処もせずに最大速度で動作させると、特に外側の チャンネル(CH0とCH7)でクロストークを発生させる 場合があります。このクロストークの原因は、デジタ ル SPI 信号によって発生するスイッチングノイズです (グランドバウンスとも呼ばれます)。クロストークは SNR を低下させます。アナログ電源とデジタル電源を 適切に分離すれば、このノイズは減衰します (セクション7.2「電源設計とバイパス」参照)。

SPI 通信が計測精度に及ぼす影響をさらに低減するに は、SPI ラインに直列抵抗を追加し、デジタルスイッチ ングノイズによって生じる電流スパイクを抑えます。 抵抗の実装場所は図7-5を参照してください。この抵 抗には電磁放射レベルを抑える効果もあります。

この MCP3914 データシートに記載された線図は、各 SPI I/O ピンに 100Ωの直列抵抗を接続した状態で計測 しました。最大速度の 20 MHz でインターフェイスを 動作させても、計測精度への擾乱は認められませんで した。

7.4 サンプリング速度と帯域幅

設計上 ADC の消費電力が問題とならない場合、最高 の性能を得るために BOOST 設定を高くできます。こ れは OSR を常に最大に設定して、SINAD 性能を向上 できるためです(表 7-1 参照)。MCU が十分に高速な クロックを発生できない場合、MCP3914の水晶振動 子オシレータの OSC1/OSC2 ピンをマイクロコント ローラの水晶振動子として使う事ができます。サンプ リング周波数を高くすれば、位相分解能が向上し、 OSR を大きくすれば、位相補償レンジを既定値設定の 場合と同じに保つ事ができます。

表 7-1: MCLK と OSR に対するサンプリング 速度 (ADC のプリスケール 1:1)

MCLK (MHz)	BOOST<1:0>	OSR	サンプリング 速度 (ksps)
16	11	1024	3.91
14	11	1024	3.42
12	11	1024	2.93
10	10	1024	2.44
8	10	512	3.91
6	01	512	2.93
4	01	256	3.91

7.5 差動入力アンチエイリアス フィルタ

MCP3914 に使われている ADC(オーバーサンプリン グコンバータ)の特性から、ADC チャンネルの各差動 入力にはアンチエイリアス フィルタが必要です。この フィルタによって、オーバーサンプリング周波数 (DMCLK)が大幅に減衰し、ADC の精度に対する擾乱 が発生しなくなります。アンチエイリアス フィルタ は、対象となる信号帯域幅でゲインを1に近づけるた めにも必要です。

既定値設定 (DMCLK = 1 MHz) による 50/60 Hz の計測 には、通常 1 k Ω と 100 nF の簡単な RC フィルタを使 えます。計測値の線図に使われたアンチエイリアス フィルタは、1 k Ω と 15 nF による 1 次 RC フィルタです。 図 7-6 に、ADC に変流器 (CT) を接続する代表的な回 路図を示します。ワイヤを使う場合、それらを撚り線 にする事を推奨します。



図 7-6: CT に基づく設計に使われる 1 次アンチエイリアス フィルタ

変流器の代わりに、ロゴスキーコイル等の di/dt 電流センサも使えます。これらの検出部品は高周波の電磁界に非常に敏感なため、RF 信号の擾乱要因をより確実に減衰させるために、2次アンチエイリアス フィルタの使用を推奨します。



図 7-7: ロコスキーコイルに奉うく設計に使われる 2 次アンチエイリアス フィルタ

電流センサとして di/dt 型を使うアプリケーションで は、低周波でノイズフロアがきわめて低い MCP3914 を強く推奨します。このようなアプリケーションの場 合、一般的には信号周波数(電力計の場合 50~60 Hz) よりずっと低い遮断周波数のローパスフィルタ (LPF) を使い、90 度シフトと di/dt センサによって生じる 20 db/decade の減衰を補償します。このようなフィル タは SNR を低下させます。信号が数桁減衰する一方 で低周波のノイズは減衰しないためです。通常、SNR の大幅低下を防ぐために、低周波ノイズの減衰には高 次のハイパスフィルタを使います。これは、他の部品 にとって重要となる可能性があります。高次のフィル タは MCU の計算能力も著しく消費します。MCP3914 は、低周波のノイズフロアが低いため、このような高 位のハイパスフィルタは不要です。適切な精度を達成 するには、1次の HPF で十分です。

7.6 電力量計測の誤差に関する注意事項

計測誤差は、ADC ペアの非線形性が発現する代表的な 現象です(計測誤差の定義はセクション4.0「用語と計 算式」を参照してください)。計測誤差は THD と ADC のノイズフロアで決まります。

MCP3914の計測誤差仕様は、OSR を高く設定する事 (SINAD および THD 性能を高めるため) で改善できます。 また、ΔΣ型 ADC のアンプの帯域幅が計測の帯域幅を 著しく制限する場合、BOOST の設定である程度まで 改善できます。電気メータ AC アプリケーションのほ とんどで、各 ADC チャンネル (電流および電圧チャン ネル)のオフセットを相殺するのにハイパスフィルタ が使われます。このため、有効電力量の計測ではシス テムの1点校正が必要です。これはシステムのゲイン 校正であり、このデジタル校正を実行するには EN GAINCAL ビットと GAINCAL CHn レジスタを使 います。このような校正の実行後、電流チャンネルの 振幅をスイープし、出力の電力量を計測する事で、図 2-7 のような代表的な計測誤差曲線が得られます(こ こでの電力量計算はチップ外で実施)。誤差は、CTに 基づくアプリケーションのほとんどに適用されている ゲイン 1x で計測しています。

信号の振幅が小さい場合(通常 1000:1 以上のダイナ ミックレンジ)、主に PCB によって発生するチャンネ ル間のクロストークが、計測誤差の増大と共に擾乱の 大部分を占めるようになります。図 2-5 の1 点計測誤 差曲線は、計測に使わない全入力にフルスケールの正 弦波を入力して実施しました。これは、これらのチャ ンネルが計測誤差曲線に対して最大量のクロストーク を発生させる事を意味します。このような挙動を防ぐ には、計算の部分で2点校正を実施します。

この2点校正では2つの校正点(ダイナミックレンジ の両端、1点は大振幅側、もう1点は小振幅側)の間 で単純な線形内挿を行い、チャンネル間のクロストー クの効果を大幅に低減させます。MCP3914 は非線形 性と歪みが非常に低いため、2点校正はダイナミック レンジ全域で計測誤差を0に近く保つ上で大きな効果 を発揮します。図2-6に、図2-5と同じADCデータか ら得られる計測誤差曲線を示します。ただし、この図 では2点校正を実施済みです。差異が著しいのは、ADC 出力信号の中であらゆる擾乱の要因が占める割合が大 きくなるダイナミックレンジの低い側だけです。これ らの曲線は、ダイナミックレンジ全体で(ここでは通 常10,000:1)、高精度クラスのメータに求められるきわ めて小さな計測誤差を示しています。 NOTES:

8.0 MCP3914 の内部レジスタ

表 8-1 に、内部レジスタに関連するアドレスを示します。 ここでは、レジスタの詳細についても説明します。全 てのレジスタは長さが 24 ビットで (32 ビットの MOD レジスタを除く)、それぞれ独立してアドレス指定し、 読み出す事ができます。

表	8-1:	MCP3914	レジスタ	マップ
---	------	---------	------	-----

データレジスタ (0x00 ~ 0x07) のフォーマットは、 STATUSCOM レジスタの WIDTH_DATA<1:0> ビット で変更できます。READ<1:0> および WRITE ビット は、連続読み書き通信またはアドレスセットのループ に関するグループとタイプを定義します(表8-2参照)。

アドレス	レジスタ名	ビット 数	R/W	説明
0x00	CHANNEL0	24	R	チャンネル 0 の ADC データ <23:0>、MSb 先頭
0x01	CHANNEL1	24	R	チャンネル1の ADC データ <23:0>、MSb 先頭
0x02	CHANNEL2	24	R	チャンネル 2 の ADC データ <23:0>、MSb 先頭
0x03	CHANNEL3	24	R	チャンネル 3 の ADC データ <23:0>、MSb 先頭
0x04	CHANNEL4	24	R	チャンネル 4 の ADC データ <23:0>、MSb 先頭
0x05	CHANNEL5	24	R	チャンネル 5 の ADC データ <23:0>、MSb 先頭
0x06	CHANNEL6	24	R	チャンネル 6 の ADC データ <23:0>、MSb 先頭
0x07	CHANNEL7	24	R	チャンネル 7 の ADC データ <23:0>、MSb 先頭
0x08	MOD	32	R/W	ΔΣ 型モジュレータ出力値
0x09	PHASE0	24	R/W	位相遅延コンフィグレーション レジスタ - チャンネルペア 4/5 および 6/7
0x0A	PHASE1	24	R/W	位相遅延コンフィグレーション レジスタ - チャンネルペア 0/1 および 2/3
0x0B	GAIN	24	R/W	ゲイン コンフィグレーション レジスタ
0x0C	STATUSCOM	24	R/W	ステータスおよび通信レジスタ
0x0D	CONFIG0	24	R/W	コンフィグレーション レジスタ
0x0E	CONFIG1	24	R/W	コンフィグレーション レジスタ
0x0F	OFFCAL_CH0	24	R/W	オフセット補正レジスタ - チャンネル 0
0x10	GAINCAL_CH0	24	R/W	ゲイン補正レジスタ - チャンネル0
0x11	OFFCAL_CH1	24	R/W	オフセット補正レジスタ - チャンネル 1
0x12	GAINCAL_CH1	24	R/W	ゲイン補正レジスタ - チャンネル1
0x13	OFFCAL_CH2	24	R/W	オフセット補正レジスタ - チャンネル2
0x14	GAINCAL_CH2	24	R/W	ゲイン補正レジスタ - チャンネル2
0x15	OFFCAL_CH3	24	R/W	オフセット補正レジスタ - チャンネル 3
0x16	GAINCAL_CH3	24	R/W	ゲイン補正レジスタ - チャンネル 3
0x17	OFFCAL_CH4	24	R/W	オフセット補正レジスタ - チャンネル4
0x18	GAINCAL_CH4	24	R/W	ゲイン補正レジスタ - チャンネル 4
0x19	OFFCAL_CH5	24	R/W	オフセット補正レジスタ - チャンネル 5
0x1A	GAINCAL_CH5	24	R/W	ゲイン補正レジスタ - チャンネル 5
0x1B	OFFCAL_CH6	24	R/W	オフセット補正レジスタ - チャンネル 6
0x1C	GAINCAL_CH6	24	R/W	ゲイン補正レジスタ - チャンネル6
0x1D	OFFCAL_CH7	24	R/W	オフセット補正レジスタ - チャンネル7
0x1E	GAINCAL_CH7	24	R/W	ゲイン補正レジスタ - チャンネル7
0x1F	LOCK/CRC	24	R/W	セキュリティ レジスタ (パスワードとレジスタマップの CRC-16)

			READ	WRITE			
機能	アドレス	= [11]	= 「 10」	= Г 01J	= Г оој	= [1]	= Гој
CHANNEL 0	0x00			グループ	単独		, , , , , , , , , , , , , , , , , , ,
CHANNEL 1	0x01	-			単独		に、
CHANNEL 2	0x02	-		グループ	単独	*	¥.
CHANNEL 3	0x03	-			単独	<u>د</u>	2
CHANNEL 4	0x04	-		グループ	単独	<u>۲</u> ۲	<u>*/</u>
CHANNEL 5	0x05	-	<u>,</u>		単独	不可 る7	を し ろ し
CHANNEL 6	0x06		l L	グループ	単独		なな
CHANNEL 7	0x07		K		単独	書き込みアクセスにが	書き込 (書き込みアクセスに)
MOD	0x08	-		グループ	単独		単独
PHASE0	0x09	ں ا			単独		単独
PHASE1	0x0A				単独		単独
GAIN	0x0B	<u>ل</u> م ل			単独		単独
STATUSCOM	0x0C	して		グループ	単独		単独
CONFIG0	0x0D	Ĵ Ĵ			単独		単独
CONFIG1	0x0E	N N			単独		単独
OFFCAL_CH0	0x0F	なく		グループ	単独		単独
GAINCAL_CH0	0x10	》 》			単独		単独
OFFCAL_CH1	0x11	د		グループ	単独	ける	単独
GAINCAL_CH1	0x12				単独	が	単独
OFFCAL_CH2	0x13		Ĵ	グループ	単独	スタ	単独
GAINCAL_CH2	0x14		タイ		単独	\$ <u>`</u>	単独
OFFCAL_CH3	0x15			グループ	単独	い。	単独
GAINCAL_CH3	0x16				単独		単独
OFFCAL_CH4	0x17			グループ	単独	^e	単独
GAINCAL_CH4	0x18				単独	北し	単独
OFFCAL_CH5	0x19			グループ	単独	վոլա	単独
GAINCAL_CH5	0x1A				単独		単独
OFFCAL_CH6	0x1B	1		グループ	単独		単独
GAINCAL_CH6	0x1C				単独		単独
OFFCAL_CH7	0x1D			グループ	単独		単独
GAINCAL_CH7	0x1E				単独]	単独
LOCK/CRC	0x1F			グループ	単独		単独

8.1 チャンネル レジスタ - ADC チャン ネルデータ出力レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
CHANNEL0	24	0x00	R
CHANNEL1	24	0x01	R
CHANNEL2	24	0x02	R
CHANNEL3	24	0x03	R
CHANNEL4	24	0x04	R
CHANNEL5	24	0x05	R
CHANNEL6	24	0x06	R
CHANNEL7	24	0x07	R

ADC チャンネルデータ出力レジスタは、常に各チャン ネルの最新の ADC データを格納します。これらのレ ジスタは読み出し専用です。これらのレジスタには個 別にアクセスする事も、あるいは相互にリンクしてア クセスする事もできます(READ<1:0> ビットで設定)。 ADC 読み出し通信が発生すると、これらのレジスタは ラッチされます。読み出し通信中にデータレディ イベ ントが発生すると、最新の ADC データもラッチして データの破損を回避します。DR_LINK=1 の場合、こ れらのレジスタはデータレディ パルスに同期して、ま とめて更新およびラッチされます(データレディ パル スは最も遅い ADC チャンネルのデータレディ イベン トによってトグルします)。

レジスタ 8-1: MCP3914 チャンネル レジスタ

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
DATA_CHn <23> (MSb)	DATA_CHn <22>	DATA_CHn <21>	DATA_CHn <20>	DATA_CHn <19>	DATA_CHn <18>	DATA_CHn <17>	DATA_CHn <16>
bit 23							bit 16

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
DATA_CHn <15>	DATA_CHn <14>	DATA_CHn <13>	DATA_CHn <12>	DATA_CHn <11>	DATA_CHn <10>	DATA_CHn <9>	DATA_CHn <8>
bit 15							bit 8

| R-0 |
|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|
| DATA_CHn
<7> | DATA_CHn
<6> | DATA_CHn
<5> | DATA_CHn
<4> | DATA_CHn
<3> | DATA_CHn
<2> | DATA_CHn
<1> | DATA_CHn
<0> |
| bit 7 | | • | | | | | bit 0 |

凡例:

R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」として読み出し	
-n = POR 時の値	「1」 = ビットはセット	「0」= ビットはクリア x = ビットは未知	

bit 23-0 **DATA_CHn:** ADC チャンネル n からの出力コード、EN_OFFCAL または EN_GAINCAL ビットを有 効にした場合、校正後のデータが出力される。このデータのフォーマットには WIDTH_DATA<1:0> の設定で 16/24/32 ビットモードを選択できる。(セクション 5.5「ADC 出力コーディング」参照)

ビットは、各チャンネルの1つのコンパレータ出力に 対応します。MOD レジスタは、唯一 32 ビット フォー

マットを持つレジスタです。各 ADC の精度を保証するために、このレジスタには書き込まないでください。

8.2 MOD レジスタ - モジュレータ出力 レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
MOD	32	0x08	R/W

MOD レジスタは最新のモジュレータ データ出力を格 納し、DMCLK のレートで更新されます。全ての ADC の既定値は0V 入力の等価値です。このレジスタの各

レジスタ 8-2: MOD レジスタ

R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1	R/W-1
COMP3_CH7	COMP2_CH7	COMP1_CH7	COMP0_CH7	COMP3_CH6	COMP2_CH6	COMP1_CH6	COMP0_CH6
bit 31							bit 24

R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1	R/W-1
COMP3_CH5	COMP2_CH5	COMP1_CH5	COMP0_CH5	COMP3_CH4	COMP2_CH4	COMP1_CH4	COMP0_CH4
bit 23							bit 16

R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1	R/W-1
COMP3_CH3	COMP2_CH3	COMP1_CH3	COMP0_CH3	COMP3_CH2	COMP2_CH2	COMP1_CH2	COMP0_CH2
bit 15							bit 8

R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1	R/W-1
COMP3_CH1	COMP2_CH1	COMP1_CH1	COMP0_CH1	COMP3_CH0	COMP2_CH0	COMP1_CH0	COMP0_CH0
bit 7							bit 0

凡例:			
R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」と	して読み出し
-n = POR 時の値	「1」= ビットはセット	「0」= ビットはクリア	x=ビットは未知
bit 31-28 COMPn_CH	7 : ADC チャンネル 7 からの	コンパレータ出力	
bit 27-24 COMPn_CH	6 : ADC チャンネル 6 からの	コンパレータ出力	
bit 23-20 COMPn_CH	5 : ADC チャンネル 5 からの	コンパレータ出力	
bit 19-16 COMPn_CH	4 : ADC チャンネル 4 からの	コンパレータ出力	
bit 15-12 COMPn_CH	3 : ADC チャンネル 3 からの	コンパレータ出力	
bit 11-8 COMPn_CH	2 : ADC チャンネル2からの	コンパレータ出力	
bit 7-4 COMPn_CH	1 : ADC チャンネル1からの	コンパレータ出力	
bit 3-0 COMPn_CH	0 : ADC チャンネル 0 からの	コンパレータ出力	

8.3 PHASE0 レジスタ - チャンネルペア 6/7 および 4/5 の位相コンフィグレー ション レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
PHASE0	24	0x09	R/W

このレジスタに書き込むと、アクティブな ADC は全て自動的にリセットされ再起動します。

レジスタ 8-3: PHASE0 レジスタ

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASED<11>	PHASED<10>	PHASED<9>	PHASED<8>	PHASED<7>	PHASED<6>	PHASED<5>	PHASED<4>
bit 23							bit 16

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASED<3>	PHASED<2>	PHASED<1>	PHASED<0>	PHASEC<11>	PHASEC<10>	PHASEC<9>	PHASEC<8>
bit 15							bit 8

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| PHASEC<7> | PHASEC<6> | PHASEC<5> | PHASEC<4> | PHASEC<3> | PHASEC<2> | PHASEC<1> | PHASEC<0> |
| bit 7 | | | | | | | bit 0 |

_	Arra I	
- Ы	460	
11	- 173	

R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」とし	て読み出し
-n = POR 時の値	「1」= ビットはセット	「0」= ビットはクリア	x = ビットは未知

bit 23-12 PHASED<11:0> チャンネル 6 とチャンネル 7(基準)間の位相遅延、遅延 = PHASED<11:0> の 10 進 コード /DMCLK

bit 11-0 PHASEC<11:0> チャンネル 4 とチャンネル 5(基準)間の位相遅延、遅延 = PHASEC<11:0> の 10 進 コード /DMCLK

8.4 PHASE1 レジスタ - チャンネルペア 2/3 および 0/1 の位相コンフィグレー ション レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
PHASE1	24	0x0A	R/W

このレジスタに書き込むと、アクティブな ADC は全て自動的にリセットされ再起動します。

レジスタ 8-4: PHASE レジスタ

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASEB<11>	PHASEB<10>	PHASEB<9>	PHASEB<8>	PHASEB<7>	PHASEB<6>	PHASEB<5>	PHASEB<4>
bit 23							bit 16
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASEB<3>	PHASEB<2>	PHASEB<1>	PHASEB<0>	PHASEA<11>	PHASEA<10>	PHASEA<9>	PHASEA<8>
bit 15							bit 8
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PHASEA<7>	PHASEA<6>	PHASEA<5>	PHASEA<4>	PHASEA<3>	PHASEA<2>	PHASEA<1>	PHASEA<0>
bit 7							bit 0
凡例:							
R = 読み出しす	可能ビット	W = 書き込みī	可能ビット	U = 未実装ビ	ット、「0」とし	、て読み出し	
-n = POR 時の	値	「1」=ビットは	t セット	「0」= ビット(はクリア	x = ビットは	未知

bit 23-12 PHASEB<11:0> チャンネル 2 とチャンネル 3(基準)間の位相遅延、遅延 = PHASEB<11:0> の 10 進 コード /DMCLK

bit 11-0 PHASEA<11:0> チャンネル 0 とチャンネル 1(基準)間の位相遅延、遅延 = PHASEA<11:0> の 10 進 コード /DMCLK

8.5 GAIN レジスタ - PGA のゲイン コンフィグレーション レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
GAIN	24	0x0B	R/W

レジスタ 8-5: GAIN レジスタ

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| PGA_CH7<2> | PGA_CH7<1> | PGA_CH7<0> | PGA_CH6<2> | PGA_CH6<1> | PGA_CH6<0> | PGA_CH5<2> | PGA_CH5<1> |
| bit 23 | | | | | | | bit 16 |

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| PGA_CH5<0> | PGA_CH4<2> | PGA_CH4<1> | PGA_CH4<0> | PGA_CH3<2> | PGA_CH3<1> | PGA_CH3<0> | PGA_CH2<2> |
| bit 15 | | | | | | | bit 8 |

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| PGA_CH2<1> | PGA_CH2<0> | PGA_CH1<2> | PGA_CH1<1> | PGA_CH1<0> | PGA_CH0<2> | PGA_CH0<1> | PGA_CH0<0> |
| bit 7 | | | | | | | bit 0 |

凡例:

R = 読み出し可能ビット	₩=書き込み可能ビット	U=未実装ビット、「0」とし	って読み出し
-n = POR 時の値	「1」= ビットはセット	「0」 = ビットはクリア	x=ビットは未知

bit 23-0 **PGA_CHn<2:0>:** チャンネル n の PGA 設定

111 = 予約済み(ゲイン = 1)
110 = 予約済み(ゲイン = 1)
101 = ゲイン = 32
100 = ゲイン = 16
011 = ゲイン = 8
010 = ゲイン = 4
001 = ゲイン = 2
000 = ゲイン = 1(既定値)

8.6 STATUSCOM レジスタ - ステータス および通信レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
STATUSCOM	24	0x0C	R/W

レジスタ 8-6: STATUSCOM レジスタ

R/W-1	R/W-0	R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-1
READ<1>	READ<0>	WRITE	DR_HIZ	DR_LINK	WIDTH_CRC	WIDTH_DATA<1>	WIDTH_DATA<0>
bit 23							bit 16

R/W-0	R/W-0	R/W-0	R/W-0	U-0	U-0	U-0	U-0
EN_CRCCOM	EN_INT	予約済み	予約済み	-	-	-	-
bit 15							bit 8

| R-1 |
|-------------|-------------|-------------|-------------|-------------|-------------|-------------|-------------|
| DRSTATUS<7> | DRSTATUS<6> | DRSTATUS<5> | DRSTATUS<4> | DRSTATUS<3> | DRSTATUS<2> | DRSTATUS<1> | DRSTATUS<0> |
| bit 7 | | | | | | | bit 0 |

凡例:		
R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」として読み出し
-n = POR 時の値	「1」=ビットはセット	「0」= ビットはクリア x = ビットは未知

bit 23-22	READ<1:0>: 読み出し通信のアドレスカウンタ インクリメント設定 11 = アドレスカウンタは自動インクリメント、レジスタマップ全体でループ 10 = アドレスカウンタは自動インクリメント、レジスタタイプでループ(既定値) 01 = アドレスカウンタは自動インクリメント、レジスタグループでループ 00 = アドレスのインクリメントなし、同一レジスタアドレスを連続的に読み出し
bit 21	WRITE: 書き込み通信のアドレスカウンタ インクリメント設定 1 = アドレスカウンタは自動インクリメント、レジスタマップの書き込み可能部分でループ(既定値) 0 = アドレスのインクリメントなし、同一レジスタアドレスに連続的に書き込み
bit 20	DR_HIZ: データレディピンの非アクティブ状態の制御 1 = データ非レディ時の DR ピンの状態を論理 HIGH にする $0 = データ非レディ時の DR ピンの状態をハイ インピーダンスにする(既定値)$
bit 19	 DR_LINK データレディ リンク制御 1 = データレディ リンクを有効にする。最も遅い ADC チャンネルのデータレディ パルスに対応する 1 パルスだけを全 ADC チャンネルの DR ピンに生成する。 0 = データレディ リンクを無効にする。各 ADC がそれぞれ独自にデータレディ パルスを DR ピンに 生成する。
bit 18	 WIDTH_CRC 通信の CRC-16 に使うフォーマット 1 = 32 ビット (CRC-16 コードの後ろに 16 個の 0 を付加)、このコーディングは、ほとんどの 32 ビット MCU (PIC32 MCU を含む)の CRC 実装と互換 0 = 16 ビット(既定値)
bit 17-16	WIDTH_DATA<1:0>: 全 ADC の ADC データ フォーマット設定(セクション 5.5「ADC 出力コーディ ング」参照) 11 = 32 ビット符号拡張付き 10 = 32 ビット 0 パディング付き 01 = 24 ビット(既定値) 00 = 16 ビット(丸めあり)
bit 15	 EN_CRCCOM: シリアル通信 CRC の CRC-16 チェックサムを有効にする 1 = CRC-16 チェックサムを各通信シーケンスの末尾に追加する(従って、各通信時間は長くなる)。 CRC-16 メッセージは完全な通信シーケンスである(詳細は、セクション 6.9「CRC-16 チェックサムによる読み出し通信の保護」参照) 0 = 無効(既定値)

レジスタ 8-6: STATUSCOM レジスタ (続き)

- bit 14 EN_INT: CRCREG 割り込み機能を有効にする
 - CRCREG チェックサム検証の割り込みフラグを有効にする。CRCREG チェックサム エラーが 発生した場合、データレディピン (DR) が論理 LOW に遷移し、論理 LOW を維持する。この割り 込みは、LOCK<7:0> をパスワード (0xA5) と等しい値に設定するとクリアされる
 - 0 = CRCREG チェックサム検証の割り込みフラグを無効にする。このモードでも CRCREG<15:0> ビットは適切に計算され、読み出す事ができる。CRCREG チェックサム エラーが発生しても割 り込みは生成されない(既定値)
- bit 13-12 予約済み:常に0に保つ必要がある
- bit 11-8 未実装:0として読み出し
- bit 7-0 **DRSTATUS<7:0>:** 個々の ADC チャンネルに対するデータレディ ステータスビット DRSTATUS<n> = 1 - チャンネル CHn のデータは非レディ(既定値) DRSTATUS<n> = 0 - チャンネル CHn のデータはレディ
 - STATUSCOM レジスタの読み出し後、ステータスビットは「1」にリセット される。対応するチャンネル ADC データを読み出しても、ステータスビットは 「1」にリセットされない

8.7 CONFIG0 レジスタ -コンフィグレーション レジスタ 0

レジスタ名	ビット数	アドレス	コンフィグ
CONFIG0	24	0x0D	R/W

レジスタ 8-7: CONFIG0 レジスタ

R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0
EN_OFFCAL	EN_GAINCAL	DITHER<1>	DITHER<0>	BOOST<1>	BOOST<0>	PRE<1>	PRE<0>
bit 23							bit 16

R/W-0	R/W-1	R/W-1	U-0	U-0	U-0	U-0	U-0
OSR<2>	OSR<1>	OSR<0>	-	-	-	-	-
bit 15							bit 8

R/W-0	R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0
VREFCAL<7>	VREFCAL<6>	VREFCAL<5>	VREFCAL<4>	VREFCAL<3>	VREFCAL<2>	VREFCAL<1>	VREFCAL<0>
bit 7							bit 0

凡例:			
R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」とし	て読み出し
-n = POR 時の値	「1」= ビットはセット	「0」 = ビットはクリア	x = ビットは未知

bit 23	EN_OFFCAL: 全チャンネルの 24 ビット デジタル オフセット誤差校正イネーブル	
	1 = 有効にする。このモードは ADC データにグループ遅延を一切追加しない	
	0 = 無効にする(既定値)	
bit 22	FN GAINCAI・全チャンネルの 24 ビット デジタルゲイン誤差校正のイネーブル	

oit 22 EN_GAINCAL: 全チャンネルの 24 ビット デジタルゲイン誤差校正のイネーブル 1 = 有効にする。このモードは全チャンネルに 24 DMCLK 周期のグループ遅延を追加する。全ての データレディ パルスは、EN_GAINCAL = 0 の場合に比べて 24 DMCLK クロック周期分遅延する 0 = 無効にする(既定値)

bit 21-20 **DITHER<1:0>:** 全チャンネルのアイドルトーン相殺と THD 改善のためのディザリング回路制御

- 11 = ディザリング ON、強度 = 最大 (既定値)
- 10 = ディザリング ON、強度 = 中
- 01 = ディザリング ON、強度 = 最小
- 00 = ディザリング OFF

bit 19-18 **BOOST<1:0>:** 全ADCのバイアス電流選択(達成可能な最大サンプリング速度に影響する、表5-2参照) 11 = 全チャンネルの電流を2倍にする

- 10 = 全チャンネルの電流を1倍にする(既定値)
- 01 = 全チャンネルの電流を 0.66 倍にする
- 00 = 全チャンネルの電流を 0.5 倍にする

bit 17-16 PRE<1:0> アナログ マスタクロック (AMCLK) プリスケーラ値

- 11 = AMCLK = MCLK/8
- 10 = AMCLK = MCLK/4
- 01 = AMCLK = MCLK/2
- 00 = AMCLK = MCLK(既定值)

レジスタ 8-7: CONFIG0 レジスタ (続き)

- bit 15-13 OSR<2:0> ΔΣ型 A/D 変換のオーバーサンプリング率(全チャンネル、f_d/f_S) 111 = 4096 (f_d = 244 sps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合) 110 = 2048 (f_d = 488 sps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合) 101 = 1024 (f_d = 976 sps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合) 100 = 512 (f_d = 1.953 ksps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合) 011 = 256 (f_d = 3.90625 ksps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合)(既定値) 010 = 128 (f_d = 7.8125 ksps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合)) 010 = 64 (f_d = 15.625 ksps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合) 001 = 32 (f_d = 31.25 ksps、MCLK = 4 MHz、f_s = AMCLK = 1 MHz の場合)
- bit 12-8 **未実装:**「0」として読み出し
- bit 7-0 VREFCAL<7:0>: 内部参照電圧温度係数レジスタ VREFCAL<7:0>の値 (詳細はセクション 5.6.3「温度補償 (VREFCAL<7:0>)」参照)

8.8 CONFIG1 レジスタ -コンフィグレーション レジスタ 1

レジスタ名	ビット数	アドレス	コンフィグ
CONFIG1	24	0x0E	R/W

レジスタ 8-8: CONFIG1 レジスタ

| R/W-0 |
|----------|----------|----------|----------|----------|----------|----------|----------|
| RESET<7> | RESET<6> | RESET<5> | RESET<4> | RESET<3> | RESET<2> | RESET<1> | RESET<0> |
| bit 23 | | | | | | | bit 16 |

| R/W-0 |
|-------------|-------------|-------------|-------------|-------------|-------------|-------------|-------------|
| SHUTDOWN<7> | SHUTDOWN<6> | SHUTDOWN<5> | SHUTDOWN<4> | SHUTDOWN<3> | SHUTDOWN<2> | SHUTDOWN<1> | SHUTDOWN<0> |
| bit 15 | | | | | | | bit 8 |

R/W-0	R/W-1	U-0	U-0	U-0	U-0	U-0	U-0
VREFEXT	CLKEXT	-	-	-	-	-	-
bit 7							bit 0

凡例:			
R = 読み出し可能ビット	W = 書き込み可能ビット	U = 未実装ビット、「0」	として読み出し
-n = POR 時の値	「1」 = ビットはセット	「0」 = ビットはクリア	x=ビットは未知

bit 23-16	RESET<7:0>: 個々の ADC に対するソフトリセット モード設定
	RESET <n> = 1:チャンネル CHn をソフトリセット モードにする RESET<n> = 0:チャンネル CHn をソフトリセット モードにしない</n></n>
bit 15-8	SHUTDOWN<7:0>: 個々の ADC に対するシャットダウン モード設定 SHUTDOWN <n> = 1: ADC チャンネル CHn をシャットダウン モードにする SHUTDOWN<n> = 0: ADC チャンネル CHn をシャットダウン モードにしない</n></n>
bit 7	VREFEXT: 内部参照電圧選択ビット
	⊥= 内部参照電圧を無効にする。REFIN+/- こン間に外部参照電圧を印加する必要がめる。このモートで は、内部参照電圧がシャットダウンモードに移行するため、アナログ消費電力(Al _{DD})が若干低減される
	0 = 内部参照電圧を有効にする。精度を最適化するには、REFIN+/OUT ピンに適切なデカップリング コン デンサが必要である。このモードでは、REFIN- ピンを A _{GND} に接続する必要がある
bit 6	CLKEXT: 内部クロック選択ビット
	1 = MCLK を外部で生成し OSC1 ピンに供給する。水晶振動子オシレータは無効となり電流を一切消費しない(既定値)
	0 = 水晶振動子オシレータを有効にする。OSC1 と OSC2 の間に適切なデカップリング コンデンサと共
	に水晶振動子を接続する必要がある。このモードでは、オシレータによってデジタル消費電力 (DI _{DD}) が増加する

bit 5-0 **未実装:**「0」として読み出し

8.9 OFFCAL_CHnおよびGAINCAL_CHn レジスタ - デジタル オフセットおよび ゲイン誤差校正レジスタ

レジスタ名	ビット数	アドレス	コンフィグ
OFFCAL_CH0	24	0x0F	R/W
GAINCAL_CH0	24	0x10	R/W
OFFCAL_CH1	24	0x11	R/W
GAINCAL_CH1	24	0x12	R/W
OFFCAL_CH2	24	0x13	R/W
GAINCAL_CH2	24	0x14	R/W
OFFCAL_CH3	24	0x15	R/W
GAINCAL_CH3	24	0x16	R/W
OFFCAL_CH4	24	0x17	R/W
GAINCAL_CH4	24	0x18	R/W
OFFCAL_CH5	24	0x19	R/W
GAINCAL_CH5	24	0x1A	R/W
OFFCAL_CH6	24	0x1B	R/W
GAINCAL_CH6	24	0x1C	R/W
OFFCAL_CH7	24	0x1D	R/W
GAINCAL_CH7	24	0x1E	R/W

レジスタ 8-9: OFFCAL_CHn レジスタ

R/W-0	R/W-0	R/W-0	 R/W-0	R/W-0	R/W-0	R/W-0
OFFCAL_CHn <23>	OFFCAL_CHn< 22>	OFFCAL_CHn< 21>	 OFFCAL_CHn <3>	OFFCAL_CHn <2>	OFFCAL_CHn <1>	OFFCAL_CHn< 0>
bit 23						bit 0

凡例:		
R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」として読み出し
-n = POR 時の値	「1」= ビットはセット 「0」= ビッ	トはクリア x = ビットは未知

bit 23-0 OFFCAL_CHn: 対応するチャンネル CHn のデジタル オフセット校正値を示す。このレジスタの値 は、チャンネルの出力コードにビット単位で単純に加算される。このレジスタは 24 ビットの 2 の補 数 MSb 先頭コーディングである。CHn 出力コード = OFFCAL_CHn + ADC CHn 出力コードである。 EN_OFFCAL = 0(オフセット校正は無効)の場合、このレジスタはドントケアだが、EN_OFFCAL ビットをクリアしてもこのレジスタの値はクリアされない。

レジスタ 8-10: GAINCAL_CHn レジスタ

R/W-0	R/W-0	R/W-0	 R/W-0	R/W-0	R/W-0	R/W-0
GAINCAL_CHn <23>	GAINCAL_CHn <22>	GAINCAL_CHn <21>	 GAINCAL_CHn <3>	GAINCAL_CHn <2>	GAINCAL_CHn <1>	GAINCAL_CHn <0>
bit 23						bit 0

凡例:

R = 読み出し可能ビット	W=書き込み可能ビット	U = 未実装ビッ	ト、「0」として読み出し
-n = POR 時の値	「1」= ビットはセット 「0」= ビットは	クリア	x=ビットは未知

bit 23-0 GAINCAL_CHn: 対応するチャンネル CHn のデジタルゲイン誤差校正値を示す。このレジスタは、 24 ビットの符号付き MSb 先頭コーディングを格納し、値のレンジは -1x ~ +0.999999999 (0x800000 ~ 0x7FFFFF) である。ゲイン校正は、このレジスタに 1x を加算した値を、オフセット校正後のチャンネ ル出カコードにビット単位で乗算する。従って、ゲイン校正のレンジは 0x ~ 1.99999999 (0x800000 ~ 0x7FFFFF) である。1LSB あたりの乗数の増分は2²³である。CHn 出力コード = (GAINCAL_CHn+1)*ADC CHn 出力コードである。EN_GAINCAL = 0(ゲイン校正は無効) の場合、このレジスタはドントケアだが EN_GAINCAL ビットをクリアしてもこのレジスタの値はクリアされない。

8.10 セキュリティ レジスタ - パスワード とレジスタマップの CRC-16

レジスタ名	ビット数	アドレス	コンフィグ
LOCK/CRC	24	0x1F	R/W

レジスタ 8-11: LOCK/CRC レジスタ

R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-1	R/W-0	R/W-1
LOCK<7>	LOCK<6>	LOCK<5>	LOCK<4>	LOCK<3>	LOCK<2>	LOCK<1>	LOCK<0>
bit 23							bit 16

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
CRCREG<15>	CRCREG<14>	CRCREG<13>	CRCREG<12>	CRCREG<11>	CRCREG<10>	CRCREG<9>	CRCREG<8>
bit 15							bit 8

| R-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| CRCREG<7> | CRCREG<6> | CRCREG<5> | CRCREG<4> | CRCREG<3> | CRCREG<2> | CRCREG<1> | CRCREG<0> |
| bit 7 | | | | | | | bit 0 |

凡例:			
R = 読み出し可能ビット	W = 書き込み可能ビット	U=未実装ビット、「0」とし	て読み出し
-n = POR 時の値	「1」 = ビットはセット	「0」 = ビットはクリア	x=ビットは未知

bit 23-16 LOCK<7:0>: レジスタマップの書き込み可能部分に対するロックコード

LOCK<7:0> = PASSWORD = 0xA5 の場合 (既定値): レジスタマップ全体が書き込み可能、CRCREG<15:0> ビット と CRC 割り込みがクリアされる。レジスタマップに対する CRC-16 チェックサムを計算しない。

LOCK<7:0> が 0xA5 以外の場合: LOCK/CRC レジスタのみ書き込み可能、このモードでは、その他のレジスタが 全て未定義と見なされる。CRCREG チェックサムは継続して計算され、CRC 割り込み EN_INT ビットが有 効な場合、割り込みを生成できる。レジスタへの書き込みを実行する必要がある場合、あらかじめ LOCK<7:0> ビットに 0xA5 を書き込んでレジスタマップのロックを解除しておく必要がある。

bit 15-0 CRCREG<15:0>: レジスタマップの書き込み可能部分をメッセージと見なして計算した CRC-16 チェックサムを 示す。これは読み出し専用の 16 ビットコードである。このチェックサムは継続的に再計算され、25 DMCLK 周期ごとに更新される。LOCK<7:0> = 0xA5 にすると既定値 (0x0000) にリセットされる。

- 9.0 パッケージ情報
- 9.1 パッケージのマーキング情報

40-Lead UQFN (5x5x0.5 mm)



Example



凡例:	XXX Y YY WW NNN @3 *	お客様固有情報 年コード (西暦の下 1 析) 年コード (西暦の下 2 析) 週コード (1 月の第 1 週が「01」) 英数字のトレーサビリティ コード つや消し錫 (Sn) の使用を示す鉛フリーの JEDEC マーク 本パッケージは鉛フリーです。鉛フリー JEDEC マーク (e3) は外箱に表記しています。
Note:	Microchip この場合お	社の製品番号が1行に収まりきらない場合は複数行を使います。 5客様固有情報に使える文字数が制限されます。

40 ピン超薄型クワッドフラット、リードレス パッケージ (MV) - 5x5x0.5 mm ボディ [UQFN]

Note: 最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification (Microchip 社パッケージ仕様)」を参照してください。 http://www.microchip.com/packaging



Microchip Technology Drawing C04-156A Sheet 1/2

40 ピン超薄型プラスチック クワッドフラット、リードレス パッケージ (MV) - 5x5x0.5 mm ボディ [UQFN]

Note: 最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification (Microchip 社パッケージ仕様)」を参照してください。 http://www.microchip.com/packaging



	単位			ミリメートル			
<u>न</u>	法限界	MIN	NOM	MAX			
ピン数	N 40						
ピッチ	е		0.40 BSC				
全高	А	0.45	0.50	0.55			
スタンドオフ	A1	0.00	0.02	0.05			
コンタクト厚	A3		0.127 REF				
全幅	E		5.00 BSC				
露出パッド幅	E2	3.60	3.70	3.80			
全長	D		5.00 BSC				
露出パッド長	D2	3.60	3.70	3.80			
コンタクト幅	b	0.15	0.20	0.25			
コンタクト長	L	0.30	0.40	0.50			
コンタクト - 露出パッド間距離	K	0.20	-	-			

Notes:

- 1. ピン1のビジュアルインデックスの場所にはばらつきがありますが、必ず斜線部分内にあります。
- 2. パッケージは切削切り出しされています。
- 3. 寸法と許容誤差は ASME Y14.5M に準拠しています。
 - BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示
 - REF: 参考寸法、通常は許容誤差を含まない、情報としてのみ使われる値

Microchip Technology Drawing C04-156A Sheet 2/2
40ピンプラスチック超薄型クワッドフラット、リードレス パッケージ(MV)-5x5 mmボディ[UQFN]

Note: 最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification (Microchip 社パッケージ仕様)」を参照してください。 http://www.microchip.com/packaging



	単位	ミリメートル		
	寸法限界	MIN	NOM	MAX
コンタクトピッチ	E		0.40 BSC	
オプションのセンターパッド幅	W2			3.80
オプションのセンターパッド長	T2			3.80
コンタクトパッド間隔	C1		5.00	
コンタクトパッド間隔	C2		5.00	
コンタクトパッド幅 (X40)	X1			0.20
コンタクトパッド長 (X40)	Y1			0.75
パッド間距離	G	0.20		

Notes:

1. 寸法と許容誤差は ASME Y14.5M に準拠しています。

BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示

Microchip Technology Drawing C04-2156B

NOTES:

補遺 A: 改訂履歴

リビジョンA(2013 年 8 月)

本書の初版です。

NOTES:

製品識別システム

ご注文または製品の価格や納期に関するお問い合わせは、弊社または販売代理店までお問い合わせください。

<u>PART NO. [X]</u> ⁽¹⁾	<u>× /××</u>	例:
Device Tape an Reel	d Temperature Package Range	a) MCP3914A1-E/MV: 拡張温度仕様、 40 ピン UQFN パッケージ
Device:	MCP3914: Eight-Channel Analog Front-End Converter	b) MCP3914A1T-E/MV: テープ&リール、 拡張温度仕様、 40 ピン UQFN パッケージ
Address Options:	XX A6 A5	
	A0 = 0 0	
	A1* = 0 1	Note 1: テーブとリールの識別情報は、カタログの製品番号説明でのみご確認頂けます。この識別
	A2 = 1 0	情報は注文時に使うため、デバイスのパッ
	A3 = 1 1	ケージには印刷されていません。テーフ & リールが選択できるパッケージの在庫/供給
	* Default option. Contact Microchip factory for other address options.	状況は、弊社代理店までお問い合わせください。
Tape and Reel Option:	Blank = Standard packaging (tube or tray) T = Tape and Reel ⁽¹⁾	
Temperature Range:	$E = -40 \degree C \text{ to } +125 \degree C$	
Package:	MV = Plastic Ultra Thin Quad Flat, No Lead package (UQFN)	

NOTES:

Microchip 社製デバイスのコード保護機能に関して以下の点にご注意ください。

- Microchip 社製品は、該当する Microchip 社データシートに記載の仕様を満たしています。
- Microchip 社では、通常の条件ならびに仕様に従って使用した場合、Microchip 社製品のセキュリティ レベルは、現在市場に 流通している同種製品の中でも最も高度であると考えています。
- しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解では、こうした手法 は Microchip 社データシートにある動作仕様書以外の方法で Microchip 社製品を使用する事になります。このような行為は知 的所有権の侵害に該当する可能性が非常に高いと言えます。
- Microchip 社は、コードの保全性に懸念を抱いているお客様と連携し、対応策に取り組んでいきます。
- Microchip 社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保 護機能とは、Microchip 社が製品を「解読不能」として保証するものではありません。

コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip 社の コード保護機能の侵害は、デジタル ミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著作 物に不正なアクセスを受けた場合、デジタル ミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります。

本書に記載されているデバイス アプリケーション等に関する 情報は、ユーザの便宜のためにのみ提供されているものであ り、更新によって無効とされる事があります。お客様のアプ リケーションが仕様を満たす事を保証する責任は、お客様に あります。Microchip 社は、明示的、暗黙的、書面、口頭、法 定のいずれであるかを問わず、本書に記載されている情報に 関して、状態、品質、性能、商品性、特定目的への適合性を はじめとする、いかなる類の表明も保証も行いません。 Microchip 社は、本書の情報およびその使用に起因する一切の 責任を否認します。生命維持装置あるいは生命安全用途に Microchip 社の製品を使用する事は全て購入者のリスクとし、 また購入者はこれによって発生したあらゆる損害、クレーム、 訴訟、費用に関して、Microchip 社は擁護され、免責され、損 害を受けない事に同意するものとします。暗黙的あるいは明 示的を問わず、Microchip 社が知的財産権を保有しているライ センスは一切譲渡されません。

QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV = ISO/TS 16949=

商標

Microchip 社の名称とロゴ、Microchip ロゴ、dsPIC、FlashFlex、 KEELOQ、KEELOQ ロゴ、MPLAB、PIC、PICmicro、PICSTART、 PIC³² ロゴ、rfPIC、SST、SST ロゴ、SuperFlash、UNI/O は、米 国およびその他の国における Microchip Technology Incorporated の登録商標です。

FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、 MTP、SEEVAL、Embedded Control Solutions Company は、 米国における Microchip Technology Incorporated の登録商標 です。

Silicon Storage Technology は、他の国における Microchip Technology Inc. の登録商標です。

Analog-for-the-Digital Age、Application Maestro、BodyCom、 chipKIT、chipKIT ロゴ、CodeGuard、dsPICDEM、dsPICDEM.net、 dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、 FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、 Mindi、MiWi、MPASM、MPF、MPLAB Certified ロゴ、MPLIB、 MPLINK、mTouch、Omniscient Code Generation、PICC、 PICC-18、PICDEM、PICDEM.net、PICkit、PICtail、REAL ICE、 rfLAB、Select Mode、SQI、Serial Quad I/O、Total Endurance、 TSHARC、UniWinDriver、WiperLock、ZENA および Z-Scale は、米国およびその他の Microchip Technology Incorporated の商標です。

SQTP は、米国における Microchip Technology Incorporated のサービスマークです。

GestIC および ULPP は、Microchip Technology Inc. の子会社 である Microchip Technology Germany II GmbH & Co. & KG 社 の他の国における登録商標です。

その他、本書に記載されている商標は各社に帰属します。

© 2014, Microchip Technology Incorporated, All Rights Reserved.

ISBN: 978-1-62077-634-6

Microchip 社では、Chandler および Tempe (アリゾナ州)、Gresham (オレゴン州)の本部、設計部およびウェハー製造工場そしてカリ フォルニア州とインドのデザインセンターが ISO/TS-16949: 2009 認証を取得しています。Microchip 社の品質システム プロセス および手順は、PIC[®] MCU および dsPIC[®] DSC、KeELOQ[®] コード ホッピング デバイス、シリアル EEPROM、マイクロベリフェラル、 不揮発性メモリ、アナログ製品に採用されています。さらに、開発 システムの設計と製造に関する Microchip 社の品質システムは ISO 9001:2000 認証を取得しています。



各国の営業所とサービス

北米

本社 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術サポート: http://www.microchip.com/ support URL:

www.microchip.com

アトランタ Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455

オースティン、TX Tel: 512-257-3370

ボストン Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088

シカゴ Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075

クリーブランド Independence, OH Tel: 216-447-0464 Fax: 216-447-0643

ダラス Addison, TX Tel: 972-818-7423 Fax: 972-818-2924

デトロイト Novi, MI Tel: 248-848-4000

ヒューストン、TX Tel: 281-894-5983

インディアナポリス Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453

ロサンゼルス Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608

ニューヨーク、NY Tel: 631-435-6000

サンノゼ、CA Tel: 408-735-9110

カナダ - トロント Tel: 905-673-0699 Fax: 905-673-6509

アジア / 太平洋

アジア太平洋支社 Suites 3707-14, 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: 852-2943-5100 Fax: 852-2401-3431

オーストラリア - シドニー Tel: 61-2-9868-6733 Fax: 61-2-9868-6755

中国 - 北京 Tel: 86-10-8569-7000 Fax: 86-10-8528-2104

中国 - 成都 Tel: 86-28-8665-5511 Fax: 86-28-8665-7889

中国 - 重慶 Tel: 86-23-8980-9588 Fax: 86-23-8980-9500

中国 - 杭州 Tel: 86-571-8792-8115 Fax: 86-571-8792-8116

中国 - 香港 SAR Tel: 852-2943-5100 Fax: 852-2401-3431

中国 - 南京 Tel: 86-25-8473-2460 Fax: 86-25-8473-2470

中国 - 青島 Tel: 86-532-8502-7355 Fax: 86-532-8502-7205

中国 - 上海 Tel: 86-21-5407-5533 Fax: 86-21-5407-5066

中国 - 瀋陽 Tel: 86-24-2334-2829 Fax: 86-24-2334-2393

中国 - 深圳 Tel: 86-755-8864-2200 Fax: 86-755-8203-1760

中国 - 武漢 Tel: 86-27-5980-5300

Fax: 86-27-5980-5118 中国 - 西安

Tel: 86-29-8833-7252 Fax: 86-29-8833-7256 中国 - **同門**

Tel: 86-592-2388138 Fax: 86-592-2388130

中国 - 珠海 Tel: 86-756-3210040 Fax: 86-756-3210049 **アジア / 太平洋** インド - バンガロール Tel: 91-80-3090-4444 Fax: 91-80-3090-4123 インド - ニューデリー Tel: 91-11-4160-8631

Fax: 91-11-4160-8632 インド - プネ Tel: 91-20-3019-1500

日本 - 大阪 Tel: 81-6-6152-7160 Fax: 81-6-6152-9310

日本 - 東京 Tel: 81-3-6880-3770 Fax: 81-3-6880-3771

韓国 - 大邱 Tel: 82-53-744-4301 Fax: 82-53-744-4302

韓国 - ソウル Tel: 82-2-554-7200 Fax: 82-2-558-5932 または 82-2-558-5934

マレーシア - クアラルンプール Tel: 60-3-6201-9857 Fax: 60-3-6201-9859

マレーシア - ペナン Tel: 60-4-227-8870 Fax: 60-4-227-4068

フィリピン - マニラ Tel: 63-2-634-9065 Fax: 63-2-634-9069

シンガポール Tel: 65-6334-8870 Fax: 65-6334-8850

台湾 - 新竹 Tel: 886-3-5778-366 Fax: 886-3-5770-955

台湾 - 高雄 Tel: 886-7-213-7830

台湾 - 台北 Tel: 886-2-2508-8600 Fax: 886-2-2508-0102

タイ - バンコク Tel: 66-2-694-1351 Fax: 66-2-694-1350

ヨーロッパ オーストリア - ヴェルス

Tel: 43-7242-2244-39 Fax: 43-7242-2244-393

デンマーク - コペンハーゲン Tel: 45-4450-2828 Fax: 45-4485-2829

フランス - パリ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

ドイツ - デュッセルドルフ Tel: 49-2129-3766400

ドイツ - ミュンヘン Tel: 49-89-627-144-0 Fax: 49-89-627-144-44

ドイツ - プフォルツハイム Tel: 49-7231-424750

イタリア - ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781

イタリア - ヴェニス Tel: 39-049-7625286

オランダ - ドリューネン Tel: 31-416-690399 Fax: 31-416-690340

ポーランド - ワルシャワ Tel: 48-22-3325737

スペイン - マドリッド Tel: 34-91-708-08-90 Fax: 34-91-708-08-91

スウェーデン - ストックホルム Tel: 46-8-5090-4654

イギリス - ウォーキンガム Tel: 44-118-921-5800 Fax: 44-118-921-5820

03/25/14